利用SoC平台设计并验证MPEG-4/JPEG编解码IP

文章摘要：随着硅工艺在几何尺寸上的不断缩小，芯片的设计者事实上能将所有系统功能整合在单一芯片上。许多芯片制造商和设计者在面对客户对于多功能、低功耗、低成本及小型化的需求时，认为SoC的高集成度是解决问题的万能药方。不幸的是，设计的生产力跟不上摩尔定律的速度。如图1所示，对一般的设计而言，IP、嵌入式处理器、内存和逻辑闸使用数目的增加所造成的复杂度上升，将导致设计与验证人力也随之上升。因此，设计的复用性变成了一种可推进设计生产力的有效途径。尽管基于IP可复用的设计方法已经推广了将近十年，但大多数的设计方式仍然大量地采用基于模块的堆积，并且需要用户去进行整合。使用预先设计好的模块时，工程师必须了解模块如何工

利用SoC平台设计并验证MPEG-4/JPEG编解码IP,标签：电子小制作,http://www.88dzw.com
随着硅工艺在几何尺寸上的不断缩小，芯片的设计者事实上能将所有系统功能整合在单一芯片上。许多芯片制造商和设计者在面对客户对于多功能、低功耗、低成本及小型化的需求时，认为SoC的高集成度是解决问题的万能药方。不幸的是，设计的生产力跟不上摩尔定律的速度。

　　如图1所示，对一般的设计而言，IP、嵌入式处理器、内存和逻辑闸使用数目的增加所造成的复杂度上升，将导致设计与验证人力也随之上升。因此，设计的复用性变成了一种可推进设计生产力的有效途径。

　　尽管基于IP可复用的设计方法已经推广了将近十年，但大多数的设计方式仍然大量地采用基于模块的堆积，并且需要用户去进行整合。使用预先设计好的模块时，工程师必须了解模块如何工作，以及在设计中如何与其它模块整合并且工作正常。第三方IP增加了整合的难度，即便是那些在商业上取得成功的，并且经过流片验证的IP，在使用时也经常出现问题。

　　使用预先设计好的模块不能保证一次流片就能成功。在过去的几年中，几家公司尝试改变设计方法，藉由标准化的内部IP或虚拟组件(virtual components)以及软件完全整合在共同的架构中，这样的产品可建立起共同的功能而 形成所谓的基于平台的设计。平台设计方法是一种对于产品复杂度以及时效性非常有效的策略。衍生的设计也能通过增加IP而被快速地完成。此外，整合的架构将减少验证的不确定性，也因此可大大地减少设计所需力度与风险。

　　在SoC的技术挑战之外，还有一些问题很少被提到，但它们却对基于平台的SoC设计至为重要。其中之一的挑战就是SoC设计团队对于众多子群——例如IP提供商、软件工具提供商、EDA工具提供商、验证团队、系统设计团队和代工厂之间的整合。不幸的是，大部分的平台SoC提供者一般只对上述所提的一两项比较熟悉。缺乏沟通将会严重地限制SoC设计步骤顺利执行。理想的SoC设计团队和子群间应该是相互紧密联系的，这样设计中出现的问题才能快速地被解决。

　　智原科技是一家老字号的设计服务公司，聚结上述众多子群于公司内。积累大量的虚拟组件, 包括ARM V4指令兼容的32位嵌入式处理器和高速I/O。如图二提供A320平台利用提供预先整合的架构允许多功能性的实现而加快设计的时间。我们又如何利用这个SoC平台设计自己的MPEG4编解码器IP在上头?

　　智原科技设计的这个MPEG-4/JPEG编解码器IP，首先要符合AHB的时序，目的是用以加速多媒体视频。包含运动评估(Motion Estimation)、离散余弦变换/反离散余弦变换(DCT/IDCT)、量化运算（Quantization）/反转量化运算（Inverse Quantization）和运动评估等全硬件的加速器。

　　智原科技的ARM CPU-FA526为32位嵌入式CPU，是智原科技自行研制开发且合法的产品。该CPU采用哈佛结构，拥有六级流水线(pipeline)，与ARM V4的结构兼容。FA526使用16K/16K bytes I-cache/D-cache和8K/8K bytes instruction / data scratchpads，采用JATG ICE接口使得编程调试极为方便，高性能低功耗让该款CPU的使用领域变得十分广泛。

　　FA526利用AHB从接口控制编解码器。初始化编解码器的控制寄存器，运动估计对整个16x16或8x8的块(block)计算的任务(task)能由编解码器自行完成。离散余弦变换/量化，反离散余弦变换/反转量化，AC/DC 预测，锯齿状扫描(Zigzag Scan)和可变长度编解码器(VLC/VLD)计算的任务也能由编解码器自行完成。

[1] [2] [3] [4] [5]  下一页