基于L64724的卫星解码机顶盒设计

文章摘要：摘要：分析了LSI公司生产的L64724数字视频卫星解码芯片的内部电路功能和性能特点，给出了L64724的内部结构和引脚功能。提出了用L64724实现卫星解码机顶盒电路的实现方案，并结合开发实际指出了该电路的功能和设计参数的配置方法。关键词：卫星解码机顶盒 可编程 L647241 概述 数字压缩技术的发展，为卫星数字视频广播提供了有力的技术支持。目前虽然尚未形成全球公认的标准，但欧洲DVB-S的提出，无疑是一种可资参考的方案。L64724正是基于这一标准由LSI公司推出的一种性能较全面的数字视频卫星解码芯片。 对系统设计者来讲，L64724能以最低的成本实现最大集成度和灵活性，而且

基于L64724的卫星解码机顶盒设计,标签：电子小制作,http://www.88dzw.com
摘要：分析了LSI公司生产的L64724数字视频卫星解码芯片的内部电路功能和性能特点，给出了L64724的内部结构和引脚功能。提出了用L64724实现卫星解码机顶盒电路的实现方案，并结合开发实际指出了该电路的功能和设计参数的配置方法。
关键词：卫星解码机顶盒 可编程 L64724

1 概述

    数字压缩技术的发展，为卫星数字视频广播提供了有力的技术支持。目前虽然尚未形成全球公认的标准，但欧洲DVB-S的提出，无疑是一种可资参考的方案。L64724正是基于这一标准由LSI公司推出的一种性能较全面的数字视频卫星解码芯片。

    对系统设计者来讲，L64724能以最低的成本实现最大集成度和灵活性，而且在使用时外接元件最少。

2 性能特点

    L64724具有以下特性：

●可支持DVB和DSS系统；

●BPSK/QPSK速率可达45兆波特；

●内有滚降系数为20%和35%的平方根升余弦匹配滤波器；

●具有可工作在1～45兆波特之间的反失真滤器，无须切换至外接SAM或低通滤波器；

●可在片进行数字时钟同步和数字载波同步；

●能通过芯片上的微控制器自动获取解调模式和调谐控制；

●可用集成锁相环保证时钟同步；

●具有快速信道切换模式；

●内含自动增益控制电源；

●内含可编程维特比译码模块，包括1/2，2/3，3/4，5/6，6/7，7/8等各种速率，并能实现自动同步；

●内含（204/188），（146/130）RS译码器；

●可编程实现解交织、RS译码和解扰的同步；

●对信道性能检测可自动监控；

●卷积解交织的深度为12；

●其串行主机接口与LSI逻辑串行控制总线接口兼容；

●具有降压模式。

3 L64724的内部结构和引脚说明

3.1 内部结构

    图1所示是L64724的内部功能图，它主要包含两个模块：BPSK/QPSK解调器和FEC译码器。图1中，数据和地址总线以上的部分为BPSK/QPSK解调器，以下为FEC译码器。

    BPSK/QPSK解调器是从相位解调制的模拟信号中抽取数字信号。

    FEC译码模块是一个完整的采用维特比内码和RS外码的前向纠错译码器。该译码器包含了所有可能的同步，以及解交织和解扰功能。

3.2 封装及管脚说明

    L64724有100-脚PQFP和80-脚TQFP两种封装形式。表1所列是常用的关键管脚说明。

表1 L64724的管脚说明

管   脚 说   明 备    注 CLK RI/Q采样钟 TTL输入 D[7:0] 数据输入 双端TTL CS 片选 TTL上接输入 RESET 芯片复位 TTL输入 XOIN 外部晶振输入 CMOS输入 READ 读定 TTL上拉输入 CO[7:0] 信道输出 三态输出 DBALIDOUT 数据输出有效　 CMOS输出 ERROROUT 错误指示 三态输出 LCLK 输出时钟 输出 XOOUT 输出到外部晶振 CMOS输出 VDD 数字电源 输入 VSS 数字地 输入

4 L64714的应用说明

L64724的工作参数有直流和交流以及电容等参数。在通常情况下，各参数都不能用到极限情况，否则可能导致芯片的永久损坏。L64724的重要工作参数如表2所列。

表2 L64724的主要工作参数

符  号 参数说明 工作范围 VDD 直流供给电压 -0.3～+3.9V VIN LVTTL输入电压（分H和L） -1.0～VDD+0.3V IIN 直流输入电流 10mA TSTG 保存温度范围 -40～+125℃ tCYCLE OCLK和CLK的时钟周期 最小11.1ns Ts 输入到CLK的建立时间 最小TBDns TH 输入到CLK的保持时间 最小TBDns TOD CLK输出延迟 TBDns TRWH 高复位脉宽 3个时钟周期 TWK 叫醒时间 280个时钟周期

[1] [2]  下一页