MPEG-4 ASP视频编码器的软件优化设计

文章摘要：摘要:本文介绍了TMS320C6416 DSP和MPEG-4ASP (Advanced Simple Profile )视频编码器在SP基础上新增的工具,详细阐述了基于该平台实现MPEG-4ASP视频编码器的软件优化方法,最后通过实验结果的比较展现了在嵌入式系统应用中ASP相对于SP编码器的优越性。由此可看出,在存储能力受限的情况下,采用ASP进行MPEG-4视频编码更为适合。 关键词:MPEG-4;视频编码器;软件优化 引言 MPEG-4SP ( Simple Profile)编码器以其出众的压缩效率和图像质量受到了广泛关注,并随之诞生了很多基于PC平台的编解码器(如Divx、Xvid等)

MPEG-4 ASP视频编码器的软件优化设计,标签：电子小制作,http://www.88dzw.com
摘要:本文介绍了TMS320C6416 DSP和MPEG-4ASP (Advanced Simple Profile )视频编码器在SP基础上新增的工具,详细阐述了基于该平台实现MPEG-4ASP视频编码器的软件优化方法,最后通过实验结果的比较展现了在嵌入式系统应用中ASP相对于SP编码器的优越性。由此可看出,在存储能力受限的情况下,采用ASP进行MPEG-4视频编码更为适合。
关键词:MPEG-4;视频编码器;软件优化

引言
 
MPEG-4SP ( Simple Profile)编码器以其出众的压缩效率和图像质量受到了广泛关注,并随之诞生了很多基于PC平台的编解码器(如Divx、Xvid等) ,在远程教育和高清晰度电影等方面得到了广泛应用。而2001年发布的MPEG-4标准V2. 0 中包含的ASP编码器,则在SP的基础上增加了一些新的工具,进一步提高了压缩效率,因此更适合在无线视频通信和数码摄像机等嵌入式系统中应用。

1　硬件平台TMS320C6416介绍

选用的实验硬件平台是TMS320C6416 DSK(DSP Starter Kit) 。其核心处理器为美国TI公司的高性能定点32位DSP C6416,基于第2代高性能Ve2lociTI. 2 VLIW结构,带有64个32位字长的寄存器,8个高度独立的功能单元( 2个乘法单元, 6个算术逻辑单元) ,工作时钟频率为600MHz,峰值处理速度可达4800Mbit/s。C6416 DSP具有1MB 的片上存储空间,采用两级缓存结构。其中同CPU直接相连的L1P和L1D能以CPU相同的速度运行, 而L2CACHE有5 种配置模式,可根据实际需要来设定L2CACHE的大小。同时C6416还具有64个独立的EDMA通道,可在CPU 后台进行大量的数据搬移，并集成了16MB的SDRAM,可配置为高速缓存 ,提高访问效率。

2　MPEG-4ASP视频编码

运动图像专家组MPEG于2001年在其新发布的V2. 0版本中增加了一些新的工具和框架,其中包括了ASP 。ASP 在SP的基础上增加了对B-VOP、1/4像素精度的运动矢量、可选量化器 、全局运动补偿GMC等的支持,进一步提高了压缩效率。
(1)B-VOP使用双向预测来提高运动补偿的效率,也即每个block块或者macroblock宏块都可由前向和后向预测加权得到。
(2) 1/4像素运动矢量 : 在进行运动估计和补偿之前, 参考VOP先在1/2像素位置处,进而在1/4处进行插值,尽管这样增加了运动估计、运动补偿和图像重建的复杂度,但编码效率相比SP编码器得到了提高。
(3)可选量化器:在ASP中提供了一种可选的反量化方式。在这种方式中,量化系数FQ ( u, v)按照下面的方式进行反量化来生成系数F (u, v) : if (F_Q = 0) F = 0; elseF = [ (2 ×F_c( u, v) + k) ×W_W ( u, v) ×QP ] /16。其中W_W 是8 ×8的加权因子矩阵,这种反量化方式使得编码器可根据量化系数在块中的位置,使用W_W 改变步长。
(4)全局运动补偿(GMC) :同一视频对象(VO)中的宏块可能经历相似的运动,如摄像机镜头的缩放和旋转等造成的线性移动,其中的一些宏块可能向同一方向运动。带GMC的编码器只需发送少量的运动参数就能为整个VOP描述这个“全局”运动。因此,当VOP中相当数量的宏块拥有相同运动特性时, GMC就可以显著的提高压缩效率。

3　软件移植及优化

由于DSP不同于普通的PC环境,因此简单的将代码放到DSP上去编译,运行效率低甚至不能运行,必须进行适合DSP特点的代码移植、改写和优化工作,才能达到实时性要求。

3. 1　软件移植
为使代码适合在DSP平台上运行,首先删除程序代码中大量的printf等调试信息,对必要的信息输出改用puts,以减少函数开销;对double类型数据改用long类型定义;删除不必要的浮点运算(如PSNR的计算) ,必要的浮点运算通过定标来实现。

3. 2　存储器优化
C6416DSP有1MB 的片上存储空间,最大能以CPU时钟频率进行访问。在DSK上集成了16Mb/s的SDRAM,可通过EM IFA以100MHz的频率进行访问。访问速度上存在的差异以及CPU寻址外部存储空间将导致流水线停止数个周期,因此,如何合理利用C6416的片上存储空间和二级缓存结构成了非常关键的因素。将1MB的存储空间分为256k的L2CACHE和768 k的L2SRAM,代码段、全局数据等放在片内存储器L2SRAM 上, 外部SDRAM 设定为可高速缓存(Cacheable)以提高访问效率。这些设置可以通过调用CSL (Chip Support Library)库函数来完成:

[1] [2] [3]  下一页