16/20位立体声音频编解码器PCM3002

文章摘要：４．１ 上电复位ＰＣＭ３００２具有内部上电复位电路。当ＳＹＳＣＬＫ有效且ＶＤＤ＞２．２Ｖ时，产生上电复位。初始化序列需要１０２４个ＳＹＳＣＬＫ周期来完成。４．２ 外部复位ＰＣＭ３００２有一个复位引脚ＲＳＴ。当ＳＹＳＣＬＫ有效时，外部复位信号必须驱动ＲＳＴ为低至少４０ｎｓ以初始化复位序列。初始化开始于ＲＳＴ的上升沿，并且需要１０２４个ＳＹＳＣＬＫ周期来完成。图3 ４．３ 数字音频系统同步ＰＣＭ３００２通过操作ＬＲＣＬＫ来使其与系统时钟同步。ＬＲＣＩＮ与系统时钟之间不需要任何特别的相位关系，但必须有同步。若在一个采样周期中由于ＬＲＣＩＮ上的相位抖动使系统时钟和ＬＲＣＩＮ之间的同步变化多于６个

16/20位立体声音频编解码器PCM3002,标签：电子小制作,http://www.88dzw.com
４．１ 上电复位

ＰＣＭ３００２具有内部上电复位电路。当ＳＹＳＣＬＫ有效且ＶＤＤ＞２．２Ｖ时，产生上电复位。初始化序列需要１０２４个ＳＹＳＣＬＫ周期来完成。

４．２ 外部复位

ＰＣＭ３００２有一个复位引脚ＲＳＴ。当ＳＹＳＣＬＫ有效时，外部复位信号必须驱动ＲＳＴ为低至少４０ｎｓ以初始化复位序列。初始化开始于ＲＳＴ的上升沿，并且需要１０２４个ＳＹＳＣＬＫ周期来完成。

图3

    ４．３ 数字音频系统同步

ＰＣＭ３００２通过操作ＬＲＣＬＫ来使其与系统时钟同步。ＬＲＣＩＮ与系统时钟之间不需要任何特别的相位关系，但必须有同步。若在一个采样周期中由于ＬＲＣＩＮ上的相位抖动使系统时钟和ＬＲＣＩＮ之间的同步变化多于６个位时钟ＢＣＫＩＮ，则ＤＡＣ的内部操作将在１／ｆｓ时间内停止，模拟输出也将被强制到正负零（０．５ＶＣＣ）?直到系统时钟在ｔＤＡＣＤＬＹ２延迟时间后又被同步到ＬＲ-ＣＬＫ。与此同时，ＡＤＣ内部操作也将在１／ｆｓ内停止，数字输出代码也将被设置到正负零?直到在ｔＡＤＣＤＬＹ２延迟时间后同步发生。如果ＬＲＣＩＮ在５个或更少的位时钟内同步到系统时钟，其操作将继续进行。

４．４ 零标志输出

１６引脚ＺＦＬＧ是无穷零检测标志。当输入数据在６５５３６个ＢＣＫＩＮ周期保持为零时，ＺＦＬＧ为低，否则ＺＦＬＧ为高阻态。

５　操作控制

在软件方式中，ＰＣＭ３００２通过３线串行接口ＭＣ、ＭＤ、ＭＬ进行控制。通过设置４个１６位程序寄存器来实现ＰＣＭ３００２的特殊功能，程序寄存器结构见图４所示。

６　典型应用

作为一个立体声多媒体数字信号编解码器， ＰＣＭ３００２通过语音输入接口采样模拟信号，然后转换成数字信号由微处理器（如ＤＳＰ）进行处理。微处理器处理完数据后再由ＰＣＭ３００２转换成模拟信号输出，这样用户就可从语音输出接口直接接听到。

    ＰＣＭ３００２的输入和输出端口可采用工业标准的３．５ＭＭ立体声接口。它可广泛用于多媒体音像设备及消费品的应用设计。图５为ＰＣＭ３００２的一个典型应用电路。

上一页  [1] [2]