D类音频功率放大器的研究与实现

文章摘要：4.2.3 改进全桥PWM方案的数字实现方法采用基于CPLD的数字方法来实现改进的全桥PWM方案，其PWM变换器结构框图如图5所示。当输入不同的脉宽数据D8～D0时，变换器输出不同脉宽的PWM1和PWM2信号。时钟信号经512进制计数器得到进位脉冲C0和Cy2(延时C0半个周期)，用以决定PWM信号的频率，其上升沿将D触发器Q端置1；512进制计数器的数值从0开始不断递加，当计数值与输入脉宽寄数值相等时，比较器输出一个负脉冲，将触发器C清0。这样实现了与输入脉宽数据相对应的PWM信号的输出。在电路的实现中，可利用2路PWM输出存在的规律性，以减少所需的电路资源。将9 b数值比较器拆分成8 b比

D类音频功率放大器的研究与实现,标签：电子小制作,http://www.88dzw.com

4.2.3 改进全桥PWM方案的数字实现方法

采用基于CPLD的数字方法来实现改进的全桥PWM方案，其PWM变换器结构框图如图5所示。

当输入不同的脉宽数据D8～D0时，变换器输出不同脉宽的PWM1和PWM2信号。时钟信号经512进制计数器得到进位脉冲C0和Cy2(延时C0半个周期)，用以决定PWM信号的频率，其上升沿将D触发器Q端置1；512进制计数器的数值从0开始不断递加，当计数值与输入脉宽寄数值相等时，比较器输出一个负脉冲，将触发器C清0。这样实现了与输入脉宽数据相对应的PWM信号的输出。在电路的实现中，可利用2路PWM输出存在的规律性，以减少所需的电路资源。将9 b数值比较器拆分成8 b比较器和1 b比较器，这样2路PWM输出可共用8 b比较器，只是高位比较器的比较量不同，因为PWM2的清0时刻比PWM1的清0滞后了半个周期。

5 结 语

D类放大器是目前音频播放器的非常有前途的发展方向，他更好地适应了便携式电子音频设备对功率放大器的高效率，低失真的的发展要求。

本设计采用全桥改进PWM方案实现的D类放大器具有效率高、降低滤波器要求等特点。采用CPLD实现改进的全桥PWM方案，并结合DSP实现串并转换、数字插值和噪声整形等处理，可实现高保真的音频放大器，设计的数字功率放大器可对数字音源输出的音频信号进行直接放大，为数字音源和功率放大的整合提供了完整的解决方案。

上一页  [1] [2] [3]