面向系统LSI开发的高速、低功耗微型平台

文章摘要： 前端设计阶段使用RTL检查器及代码覆盖工具来提高质量。此外，为达到一般可用性，必须假设一些特定情况，故使用了一种可进行随机分析的Specman Elite。而且为了缩短设计周期，在进行后端设计之前，使用了一种名为Physical Compiler的综合工具，它具有出色的后布局时序预测能力，用于减少被后端驳回的情况。在其最后阶段，使用了一种系统级约束(SLC)流程(利用时序约束来从前端进行布局设计)，以减少由于时序不当而导致的布局拒绝情况，并因此而实现早期时序压缩。 在早期开发阶段引入仿真以便通过运行检查及对OS所有功能(普通及电源管理)的竞争测试来提高硬件稳定性。图3显示这类仿真的一种设置：

面向系统LSI开发的高速、低功耗微型平台,标签：电子小制作,http://www.88dzw.com

前端设计阶段使用RTL检查器及代码覆盖工具来提高质量。此外，为达到一般可用性，必须假设一些特定情况，故使用了一种可进行随机分析的Specman Elite。而且为了缩短设计周期，在进行后端设计之前，使用了一种名为Physical Compiler的综合工具，它具有出色的后布局时序预测能力，用于减少被后端驳回的情况。在其最后阶段，使用了一种系统级约束(SLC)流程(利用时序约束来从前端进行布局设计)，以减少由于时序不当而导致的布局拒绝情况，并因此而实现早期时序压缩。

在早期开发阶段引入仿真以便通过运行检查及对OS所有功能(普通及电源管理)的竞争测试来提高硬件稳定性。图3显示这类仿真的一种设置：其中用一个Aptix System Explorer MP3C来作为仿真器，它通过以太网将网表从工作站下载至FPGA上，并通过并行JTAG从PC上下载用于分析的测试模型(TP)。在PC与仿真器之间连接了一个用于测试μPLAT-92内部SIO的串行端口接收器。以此种方式，可于晶圆制造以前进行精确仿真实时工作的分析，从而帮助提高μPLAT-92内核的质量并缩短开发周期。

硬件开发环境

(1) μPLAT-92原型板

图4为μPLAT-92原型板组成框图。该原型板包括：一个包括μPLAT-92内核、电源管理IP及ETM9(嵌入式跟踪宏)的评估芯片；一个包含与AMBA AHB、GPIO、UART及DMAC等相连的AHB-APB桥路的FPGA(标准)；一个用户FPGA(可选)；以及构成用户扩展接口的APB、AHB及EXMEM连接器。

采用一个JTAG接口及一个实时跟踪端口来进行调试。一台PC通过Oki-ADI(ARM调试接口板)与JTAG接口连接，并通过在PC上运行ARM的软件开发工具套件(SDT)来进行软硬件调试。

利用此原型板，我们可以将集成在系统级LSI中的硬件电路部署在可选的FPGA上，或部署在AHB/APB/EXMEM扩展板上的FPGA上，并在制造该系统LSI之前对其功能及工作特性进行分析。

(2)测试基准

图5为我们开发的系统级LSI仿真环境测试基准，该仿真环境可对含有外围逻辑的μPLAT-92内核模型及系统LSI模型进行时序仿真。

ARM SDT对用C语言及汇编语言创建的测试模型进行编译后生成的文件以及用于规定时钟频率设置及存储器属性的CONF文件被输入至测试基准中，该基准运行于μPLAT-92中同一个时钟发生器电路所产生的参考时钟上。此设置允许进行与μPLAT-92模型、用户电路模型及IP模型有关的时序仿真。

上一页  [1] [2]