数字音频功放处理芯片设计与实现

文章摘要：3 数字信号处理部分的FPGA验证和ASIC实现3．1 FPGA实现笔者选择以Xilinx的SPARTAN3系列的XC3S1500为验证平台。使用Xilinx的ISE8．1为综合工具，得到如图5的顶层模块的综合具体电路图，其中电路时钟使用XC3S1500自带的75 MHz时钟，经过DCM分频为50 MHz后供给电路工作，经过电路测试，发现声音效果良好，具体电路图如图5所示。电路图 /upload/2008_03/080319155391479.jpg" style="cursor:pointer;" style="cursor:pointer;&

数字音频功放处理芯片设计与实现,标签：电子小制作,http://www.88dzw.com

　　3 数字信号处理部分的FPGA验证和ASIC实现

　　3．1 FPGA实现

　　笔者选择以Xilinx的SPARTAN3系列的XC3S1500为验证平台。使用Xilinx的ISE8．1为综合工具，得到如图5的顶层模块的综合具体电路图，其中电路时钟使用XC3S1500自带的75 MHz时钟，经过DCM分频为50 MHz后供给电路工作，经过电路测试，发现声音效果良好，具体电路图如图5所示。

电路图 /upload/2008_03/080319155391479.jpg" style="cursor:pointer;" style="cursor:pointer;" onload="return imgzoom(this,550);" onclick="javascript:window.open(this.src);" style="cursor:pointer;"/>

　　3．2 ASIC实现

　　笔者最终实现了芯片设计，笔者选择了Chartered的0．35μ的库，使用Synopsys的后端Design C0mplier Prime Time，Astro，Hercules等工具进行后端设计。芯片尺寸为2 342 mmx2 342 mm，ASIC实现如图6所示。

　　本设计实际工作频率为50 MHz，在设计过程中，将时钟设定为80 MHz，经Prime Time验证后，系统时序良好，完全符合要求。

　　4 结论

　　目前，数字功放领域日益发展，但是中国的状况令人堪忧，本文提出的数字功放系统主要面向中低端产品的实现，可以为更进一步研究打下坚实基础。

上一页  [1] [2] [3]