多核处理器构架的高速JPEG解码算法

[10-10 20:38:44]   来源:http://www.88dzw.com  电子制作   阅读:8595

文章摘要: ②恰当地选择内存的读写模式。由于整个解码程序中,在最后写入位图时需要大量地写入内存的操作。如果使用写透(write through)模式,每次均同时写入cache和内存,这样必然会造成大量的内存读写操作。所以在写入位图的区域使用写回模式,这样只需要在每次cache行置换的时候需要写入内存,极大地减少了对于内存的读写操作。但需要注意的是,在多核处理器的环境下,必须保证该内存区域和各个处理器核上的cache数据之间的一致性。这需要恰当地划分各个处理器核的内存读写区域,并且在读写各个区域交界的地方时用指令刷新相应的cache行。 值得注意的是,在多核处理器的构架上,由于多个处理器会并行

多核处理器构架的高速JPEG解码算法,标签:电子小制作,http://www.88dzw.com

    ②恰当地选择内存的读写模式。由于整个解码程序中,在最后写入位图时需要大量地写入内存的操作。如果使用写透(write through)模式,每次均同时写入cache和内存,这样必然会造成大量的内存读写操作。所以在写入位图的区域使用写回模式,这样只需要在每次cache行置换的时候需要写入内存,极大地减少了对于内存的读写操作。但需要注意的是,在多核处理器的环境下,必须保证该内存区域和各个处理器核上的cache数据之间的一致性。这需要恰当地划分各个处理器核的内存读写区域,并且在读写各个区域交界的地方时用指令刷新相应的cache行。


    值得注意的是,在多核处理器的构架上,由于多个处理器会并行访问内存,所以内存很容易成为瓶颈,在涉及大量内存操作的图像处理程序方面表现得尤为突出。因此对于程序的优化应该着重将注意力放在对于内存的读写优化方面。


5 实验结果
    选取256×256、1024×1024、4096×4096三个JPEG图像进行解码,其耗费的周期数如表1所列。


    可见对于尺寸越大的图像,其MP越接近于25%的极限值,因为此时通信所占的开销越小;同时随着内存块的增大,在每个处理器核处理的图像块的边界处刷新cache行的代价也越小,而平均的MP约为28%左右。


6 结论
    针对多核处理器构架的特点,在其上实现高速的JPEG解码算法,其多核的并行度(MP)接近于25%的极限值。上述实现虽然只针对FRl000的多核处理器,但同样适应于其他具有多核构架的处理器。此外针对多核处理器构架方面的优化方法对于其他运行于多核处理器构架上的应用也有一定的借鉴价值。

上一页  [1] [2] [3] [4] 


Tag:电子制作电子小制作维修教程知识 - 电子制作

《多核处理器构架的高速JPEG解码算法》相关文章