集成有10位ADC的增强型视频解码器ADV7183及其应用

文章摘要：（ＸＴＡＬ１）２８脚：晶体振荡器的第二管脚，如果使用了外部时钟源，则该管脚可以不连。（ＸＴＡＬ）２９脚：２７ＭＨｚ晶体振荡器输入管脚或连接外部晶体振荡器的输入(与ＣＭＯＳ电平兼容)。(ＰＷＲＤＮ)３６脚：低功率使能。(ＥＬＰＦ)３７脚：该管脚主要用于ＬＬＣ锁相环所必需的外部环路滤波器。(ＰＶＤＤ)３８脚：电源。(ＰＶＳＳ)３９脚：地。(ＡＶＳＳ)４０,４７,５３,５６,６３脚：模拟电源地。(ＡＶＳＳ１～６)４１,４３,４５,５７,５９,６１脚：模拟输入信道。如果选择了单终端模式，则接地?当选择了不同的模式，则直接与ＲＥＦＯＵＴ相连。（ＡＶＤＤ）５０脚：模拟电源引脚(５Ｖ)。（ＣＡＰＹ１－２）４

集成有10位ADC的增强型视频解码器ADV7183及其应用,标签：电子小制作,http://www.88dzw.com

（ＸＴＡＬ１）２８脚：晶体振荡器的第二管脚，如果使用了外部时钟源，则该管脚可以不连。

（ＸＴＡＬ）２９脚：２７ＭＨｚ晶体振荡器输入管脚或连接外部晶体振荡器的输入(与ＣＭＯＳ电平兼容)。

(ＰＷＲＤＮ)３６脚：低功率使能。

(ＥＬＰＦ)３７脚：该管脚主要用于ＬＬＣ锁相环所必需的外部环路滤波器。

(ＰＶＤＤ)３８脚：电源。

(ＰＶＳＳ)３９脚：地。

(ＡＶＳＳ)４０,４７,５３,５６,６３脚：模拟电源地。

(ＡＶＳＳ１～６)４１,４３,４５,５７,５９,６１脚：模拟输入信道。如果选择了单终端模式，则接地?当选择了不同的模式，则直接与ＲＥＦＯＵＴ相连。

（ＡＶＤＤ）５０脚：模拟电源引脚(５Ｖ)。

（ＣＡＰＹ１－２）４８,４９脚：ＡＤＣ电容网络。

（ＳＤＡＴＡ）６７脚：ＭＰＵ口串行数据输入／输出。

（ＲＥＦＯＵＴ）５１脚：内部参考电压输出。

（ＣＭＬ）５２脚：ＡＤＣ公共模式。

（ＳＣＬＫ）６８脚：ＭＰＵ口串行时钟输入接口。

（ＣＡＰＣ１～２）５４, ５５脚：ＡＤＣ电容网络。

（ＡＬＳＢ）６６脚：ＴＴＬ地址输入。

（ＩＳＯ）６５脚：输入超出开关。

（ＡＩＮ１～６）４２,４４,４６,５８,６０,６２脚：模拟视频输入信道。

（ＶＲＥＦ／ＶＲＥＳＥＴ）６９脚：ＶＲＥＦ标志着下一场的开始;ＶＲＥＳＥＴ标志着新场的开始。

（ＨＲＥＦ／ＨＲＥＳＥＴ）７０脚：ＨＲＥＦ标志着新视频行的开始;ＨＲＥＳＥＴ标志着新行的开始。

（ＲＤ）７７脚：异步ＦＩＦＯ读使能信号。

（ＲＥＳＥＴ）６４脚：系统输入重新设置。

（ＤＶ）７８脚：数据有效输出信号。

（ＯＥ）７９脚：输出使能控制端口。

（ＦＩＥＬＤ）８０脚：奇／偶场输出信号。

３ 工作原理

ＡＤＶ７１８３内部原理及功能框图如图２所示，下面介绍其工作原理。

３．１ 模拟信号输入

ＡＤＶ７１８３有６个模拟视频输入信道，这６个信道用不同的配置可以支持６个ＣＶＢＳ输入信号、３个Ｓ－ｖｉｄｅｏ输入信号和２个ＹＣｒＣｂ构成的模拟视频输入信号。通过ＩＮＳＥＬ可控制输入的类型和信道的选择。模拟信号输入前端包括三个用于直流恢复的箝位电路。ＡＤＣ前有三个取样保持放大器，可在ＹＣｒＣｂ输入模式时保证取样值同时到达三个信道。两个１０－ｂｉｔ ＡＤＣｓ用来取样。为了尽可能高质量的捕获视频信号，整个模拟信号输入前端存在着很大的差异。

３．２ 同步像素输出接口

ＡＤＶ７１８３支持三种输出接口模式：兼容ＬＬＣ的同步像素接口、ＣＡＰＩ接口和ＳＣＡＰＩ接口。设定为同步像素接口模式时，像素和控制数据的输出与ＬＬＣ１(８－ｂｉｔ模式)或ＬＬＣ２(１６－ｂｉｔ模式)同步。这种模式时的场消隐、行消隐和列消隐的控制和定时信息编码与控制码相同。设定为ＣＡＰＩ接口或ＳＣＡＰＩ接口模式时，只有激活的像素数据输出才与异步先进先出时钟(ＣＬＫＩ)同步。像素一般通过一个５１２像素深、２０比特宽的ＦＩＦＯ容器输出，ＨＡＣＴＩＶＥ和ＶＡＣＴＩＶＥ输出一般要使用相互独立的引脚。ＣＡＰＩ接口和ＳＣＡＰＩ的接口模式数据一直是１６－ｂｉｔ，所以，当输出接口需要８－ｂｉｔ或１０－ｂｉｔ时，一般不能采用这种接口模式。ＡＤＶ７１８３的默认模式为兼容ＬＬＣ的８－ｂｉｔ ＣＣＩＲ６５６ ４:２:２。

上一页  [1] [2] [3]  下一页