用CS43L42音频解码器和EP7212嵌入式处理器设计的MP3文件播放系统

文章摘要：１脚（ＲＳＴ）：复位信号，低有效。２脚（ＬＲＣＫ）：左／右帧同步。３脚（ＳＤＡＴＡ）：串行音频数据，数据随串行时钟引入。４脚（ＡＤ０／ＣＳ／ＤＥＭ０）：在ＳＰＩ模式下，用于使能控制端口。５脚（ＳＣＬＫ／ＤＥＭ１）：位时钟，等于ＭＣＬＫ的１／２，每帧有１２８位。６脚（ＶＬ）：数字电源电压，典型值为１．８Ｖ～３．３Ｖ。７脚（ＭＣＬＫ）：２ｘ过采样时钟，仅在从模式下输入。图3 ８脚（ＳＣＬ／ＣＣＬＫ／ＤＩＦ１）：串行控制接口时钟。９脚（ＳＤＡ／ＣＤＩＮ／ＤＩＦ０）：串行控制数据输入输出。１０脚（Ｎ．Ｃ．）：无连接，悬空。１１脚（ＣＰ／ＳＡ）：控制模式和等待模式控制。１２脚（ＶＱ＿ＨＰ）：耳机静

用CS43L42音频解码器和EP7212嵌入式处理器设计的MP3文件播放系统,标签：电子小制作,http://www.88dzw.com

１脚（ＲＳＴ）：复位信号，低有效。

２脚（ＬＲＣＫ）：左／右帧同步。

３脚（ＳＤＡＴＡ）：串行音频数据，数据随串行时钟引入。

４脚（ＡＤ０／ＣＳ／ＤＥＭ０）：在ＳＰＩ模式下，用于使能控制端口。

５脚（ＳＣＬＫ／ＤＥＭ１）：位时钟，等于ＭＣＬＫ的１／２，每帧有１２８位。

６脚（ＶＬ）：数字电源电压，典型值为１．８Ｖ～３．３Ｖ。

７脚（ＭＣＬＫ）：２ｘ过采样时钟，仅在从模式下输入。

图3

    ８脚（ＳＣＬ／ＣＣＬＫ／ＤＩＦ１）：串行控制接口时钟。

９脚（ＳＤＡ／ＣＤＩＮ／ＤＩＦ０）：串行控制数据输入输出。

１０脚（Ｎ．Ｃ．）：无连接，悬空。

１１脚（ＣＰ／ＳＡ）：控制模式和等待模式控制。

１２脚（ＶＱ＿ＨＰ）：耳机静态电压接口。

１３脚（ＲＥＦ＿ＧＮＤ）：连接到模拟地。

１４脚（ＦＩＬＴ＋）：正向基准电压，用于内部采样电路。

１５脚（ＶＱ＿ＬＩＮＥ）：线输出静态电压接口。

１６?２１脚（ＨＰ＿Ａ，ＨＰ＿Ｂ）：耳机输出。

１７脚（ＧＮＤ）：连接到模拟地。

１８脚（ＶＡ）：模拟电源电压，典型值为１．８Ｖ～３．３Ｖ。

１９脚（ＶＡ＿ＬＩＮＥ）：线性扩音器电源端，典型值在１．８Ｖ～３．３Ｖ。

２０脚（ＶＡ＿ＨＰ）：耳机放大电源端，典型值为０．９Ｖ～３．３Ｖ。

２２，２３脚（ＡＯＵＴＢ? ＡＯＵＴＡ）：模拟输出端。

２４脚（ＭＵＴＥＣ）：静音控制。

３ ＣＳ４３Ｌ４２的硬件连接电路

如系统中芯片工作在ＳＴＡＮＤ＿ＡＬＯＮＥ模式，则将ＤＩＦ１、ＤＩＦ０分别设置为低、高电平表示接收左起有效的２４位数据。图３是ＣＳ４３Ｌ４２的典型外围连接电路。图中的电容Ｃ由下式给出：

Ｃ＝(ＲＬ＋５６０)/[４π Ｆｓ(ＲＬ·５６０)]

４ ＭＰ３播放软件设计

ＭＰ３文件播放的软件设计任务如下：

（１）初始化ＥＰ７２１２ 的ＤＡＩ接口。

（２）将ＭＰ３文件解码成ＰＣＭ文件并存放于开辟的两个缓冲区（左、右两个声道）。

（３）在ＦＩＱ（快速中断请求）中将ＰＣＭ格式的数据写到ＤＡＩ接口，同时播放声音（未有数据时播放静音）。

４．１ ＥＰ７２１２的ＤＡＩ接口介绍和初始化

ａ． ＤＡＩ接口

ＥＰ７２１２／７３１２的数字音频接口（ＤＡＩ）主要用于支持高质量立体声的音频处理。图４是ＣＳ４３Ｌ４２与嵌入式微处理器ＥＰ７２１２的ＤＡＩ接口电路。该接口主要由以下五个信号组成：

（１）ＬＲＣＫ，左／右帧同步。

（２）ＳＣＬＫ，位时钟，等于ＭＣＬＫ的１／２，每帧有１２８位。

（３）ＭＣＬＫ，２ｘ过采样时钟，仅在从模式下输入。

上一页  [1] [2] [3] [4]  下一页