基于Camera Link接口的图像跟踪系统的设计

文章摘要：2.4 基于FPGA的图像显示单元系统要求输出标准的PAL制式的模拟视频，由于PAL制式视频场频为50 Hz，帧频为25 Hz，所以对于前端高分辨率高帧频的数字图像，必须降频输出，且分辨率也要降低。选用专用的图像DA芯片ADV7123，该芯片输入位宽为10 b，可以转换的数据速率可达240 MHz。因为标准的PAL制式视频一帧只能显示有效行576行，对于1 024行的数据图像只能隔行显示512行，且奇场256行，偶场256行。所以对于采集的图像来说行方向上是降低了分辨率，但在列的方向上不降低分辨率。由前面可知，由于采集显示采用乒乓结构，但是由于显示是隔行抽点显示的，且显示的频率帧频为25 Hz

基于Camera Link接口的图像跟踪系统的设计,标签：电子小制作,http://www.88dzw.com

　　2.4 基于FPGA的图像显示单元

　　系统要求输出标准的PAL制式的模拟视频，由于PAL制式视频场频为50 Hz，帧频为25 Hz，所以对于前端高分辨率高帧频的数字图像，必须降频输出，且分辨率也要降低。选用专用的图像DA芯片ADV7123，该芯片输入位宽为10 b，可以转换的数据速率可达240 MHz。因为标准的PAL制式视频一帧只能显示有效行576行，对于1 024行的数据图像只能隔行显示512行，且奇场256行，偶场256行。所以对于采集的图像来说行方向上是降低了分辨率，但在列的方向上不降低分辨率。

　　由前面可知，由于采集显示采用乒乓结构，但是由于显示是隔行抽点显示的，且显示的频率帧频为25 Hz，所以在采集部分时，应当隔行取数据存储，且每2帧才更新一次采集的数据。不像采集处理部分一样，每帧都要更新采集的数据。

　　控制ADV7123的时钟信号、复合同步信号、复合消隐信号均由FPGA产生。与电视相关的行、场同步和消隐信号正是PAL制式模拟视频信号生成的关键。

 　　FPGA 认通过对数字相机下来的80 MHz时钟倍频后，经过时钟计数和逻辑组合运算获得所需要的各种同。步时序信号。ADV7123的时钟信号根据80 MHz时钟先2倍频后蒋5分频而成，即像素时钟频率为32 MHz，周期为31.25 ns。生成的图像大小为1 400×576像素，即每场图像有288行，每行有1 400个像素点。系统采用PAL制式的隔行扫描方式，场周期时间为20 ms，行周期为64μs，所以每场包含312.5个行周期，但场消隐的高电平持续288个行周期，只要调整场消隐信号的起始位置，就很容易使视频图像的输出位于屏幕的正中间。行场同步信号和消隐信号的实现思路基本上一样：对时钟计数，计到某一个数值时，使输出的信号翻转(由低电平到高电平或者由高电平到低电平)，计数器的周期和翻转的周期根据不同的参数而有所不同。由于这些时序是在FPGA中编程实现，很容易调整和修改。

　　至于字符叠加过程，DSP按照在图像上实际叠加字符的位置和大小将要叠加的字符点阵写入到FPGA片内双口RAM中(显示字符的地方写二进制的1，显示图像的地方写二进制的0)，显示输出的每一帧，FPGA读取字符叠加双口RAM，根据其值来决定是输出采集的图像还是输出叠加字符。这样通过DSP和FPGA 的配合，可以灵活地叠加任何字符，DSP可以根据系统的任何状态变化来改变字符叠加RAM中的值，因此保证系统具有良好的人机交互界面。

　　3 结语

　　以高性能DSP和FPGA为核心，对Camera Link接口的数字相机进行图像采集，采用数字图像处理技术，建立了一个实时的图像跟踪系统。该系统体积小、重量轻、可靠性高，具有良好的人机交互界面，已经成功地应用在实际项目中。

www.88dzw.com

　　这28 b数据中包括3个数据端口：A口(8 b)、B口(8 b)、C口(8 b)，和4个视频控制信号FVAL(帧有效)、DVAL(数据有效)、LVAL(行有效)、SPARE(空，暂时未用)。至于经过Camera Link芯片转换后的时钟信号，则是整个相机的同步驱动信号，所有的数据和视频控制信号都是和该时钟信号同步的，相机的时序图见图3。

　　相机可以配置成8 b或10 b的输出位宽，40 MHz像素时钟或80 MHz像素时钟，2×40 MHz或2×80 MHz的数据输出速率。关于Camera Link的采集数据的逻辑代码，关键之处在于产生存储器的地址信号、存储器写信号以及在对应的地址处将数据稳定地写进存储器。我们用像素时钟产生列地址计数器，行同步信号产生行地址计数器，二者拼接产生存储器的地址信号。这样产生的有效地址虽然不连续，但意义明确，而且有利于显示部分的隔行隔列显示。对于 8 b的数据，可将4个有效数据拼接成32 b后再存储，这样可以降低FPGA读写存储器的速度。

 　　2.2 基于FPGA的图像预处理单元

　　针对图像预处理阶段运算结构比较简单的特点，用FPGA进行硬件实现无疑是理想的选择，这样同时兼顾了速度和灵活性，大大减轻了DSP的负担。这里采用的预处理算法主要是中值滤波，中值滤波器是一种非线性滤波器，与均值滤波器和类似其他形式的滤波器相比，中值滤波器具有能够彻底滤除尖波干扰噪声同时又能够较好地保护目标图像边缘等优点。中值滤波的具体实现过程一般为：

上一页  [1] [2] [3]  下一页