VHDL设计的串口通信程序

文章摘要： SIGNAL clkbaud_rec : std_logic; 以波特率为频率的接受使能信号 SIGNAL clkbaud8x : std_logic; 以8倍波特率为频率的时钟，它的作用是将发送或接受一个bit的时钟周期分为8个时隙 SIGNAL recstart : std_logic; 开始发送标志 SIGNAL recstart_tmp : std_logic; 开始接受标志 SIGNAL trasstart

VHDL设计的串口通信程序,标签：eda技术,eda技术实用教程,http://www.88dzw.com
   SIGNAL clkbaud_rec              :  std_logic; 以波特率为频率的接受使能信号 
   SIGNAL clkbaud8x                :  std_logic; 以8倍波特率为频率的时钟，它的作用是将发送或接受一个bit的时钟周期分为8个时隙 
   SIGNAL recstart                 :  std_logic; 开始发送标志
   SIGNAL recstart_tmp             :  std_logic; 开始接受标志 
   SIGNAL trasstart                :  std_logic;  
   SIGNAL rxd_reg1                 :  std_logic; 接收寄存器1 
   SIGNAL rxd_reg2                 :  std_logic; 接收寄存器2，因为接收数据为异步信号，故用两级缓存 
   SIGNAL txd_reg                  :  std_logic; 发送寄存器 
   SIGNAL rxd_buf                  :  std_logic_vector(7 DOWNTO 0);接受数据缓存  
   SIGNAL txd_buf                  :  std_logic_vector(7 DOWNTO 0);发送数据缓存  
   SIGNAL send_state               :  std_logic_vector(2 DOWNTO 0);每次按键给PC发送"Welcome"字符串，这是发送状态寄存器  
   SIGNAL cnt_delay                :  std_logic_vector(19 DOWNTO 0);延时去抖计数器  
   SIGNAL start_delaycnt           :  std_logic;  开始延时计数标志
   SIGNAL key_entry1               :  std_logic;  确定有键按下曛?
   SIGNAL key_entry2               :  std_logic;  确定有键按下标志
   //////////////////////////////////////////////
   C*TANT  div_par               :  std_logic_vector(15 DOWNTO 0) := "0000000100000100";
   分频参数，其值由对应的波特率计算而得，按此参数分频的时钟频率是波倍特率的8倍，此处值对应9600的波特率，即分频出的时钟频率是9600*8    
   SIGNAL txd_xhdl3                :  std_logic;  

BEGIN
   en <="01010101" ;7段数码管使能信号赋值
   txd <= txd_xhdl3;  
   txd_xhdl3 <= txd_reg ;

上一页  [1] [2] [3] [4] [5] [6] [7] [8] [9] [10] [11] [12] [13]  下一页