无绝缘移频自动闭塞系统中采集系统设计

文章摘要： (1)高速、流水线结构的8051兼容的CIP-51内核； (2)全速、非侵入式的在系统调试接口(片内)； (3)真正12位100 kS／s的8通道ADC，带PGA和模拟多路开关； (4)真正8位500 kS／sADC，带PGA和8通道模拟多路开关； (5)两个12位DAC，具有可编程数据更新方式； (6)64 KB可在系统编程的FLASH存储器； (7)4 352(4 096+256)B的片内RAM； (8)可寻址64 KB地址空间的外部数据存储器接口；www.88dzw.com6．2 CPLD程序设计 CPLD程序是在MaxPlusⅡ开

无绝缘移频自动闭塞系统中采集系统设计,标签：单片机开发,单片机原理,http://www.88dzw.com
    (1)高速、流水线结构的8051兼容的CIP-51内核；
    (2)全速、非侵入式的在系统调试接口(片内)；
    (3)真正12位100 kS／s的8通道ADC，带PGA和模拟多路开关；
    (4)真正8位500 kS／sADC，带PGA和8通道模拟多路开关；
    (5)两个12位DAC，具有可编程数据更新方式；
    (6)64 KB可在系统编程的FLASH存储器；
    (7)4 352(4 096+256)B的片内RAM；
    (8)可寻址64 KB地址空间的外部数据存储器接口；

www.88dzw.com

6．2 CPLD程序设计
    CPLD程序是在MaxPlusⅡ开发环境下采用AHDL硬件描述语言和图形混合编写，限于篇幅，这里只给出其中一路低频采集的AHDL代码。
   

7 结语
    该系统采用单片机内部集成ADC实现交流模拟量采集，同时利用C2PLD强大的数字处理功能和高密度集成的特点，降低了硬件成本，简化了电路设计，配合软件编程的灵活性和可扩充性，在实际生产和现场运用中带来了很好的经济和社会效益。在对测量精度要求不高的其他应用中，也不失为较好的选择。

www.88dzw.com
    (9)硬件实现的SPI，SMBus／I2C和两个UART串行接口；
    (10)通用的16位定时器；
    (11)具有五个捕捉/比较模块的可编程计数器／定时器阵列；
    (12)片内看门狗定时器、VDD监视器和温度传感器。
    C8051F020单片机的所有模拟和数字外设均可由用户固件使能／禁止和配置。FLASH存储器还具有在系统重新编程能力，可用于非易失性数据存储，并允许现场更新805l固件。片内JTAG调试电路允许使用安装在最终应用系统上的产品MCU进行非侵入式(不占用片内资源)、全速的在系统调试。该调试系统支持观察和修改存储器和寄存器，支持断点、观察点、单步及运行和停机命令。在使用JTAG调试时，所有的模拟和数字外设都可全功能运行。
    采用开关网络以硬件方式实现I／O端口的灵活配置，外设电路单元通过相应的配置寄存器控制交叉开关配置到所选择的端口上，从而避免了固定方式I／O端口既占用引脚多，配置又不够灵活的缺点。

4 EPM3256ATCl44-10简介
    EPM3256ATCl44-10是Altera公司MAX3000系列的CPLD芯片，其特点：是以多阵列矩阵(MAX)结构为基础的高性能、低功耗的CMOS E2PROM器件，通过内置的JTAG(IEEE 1149．1)可实现在系统编程；内置符合IEEE 1149．1-1990标准的JTAG BST电路；是一款高密度器件，能提供5 000个可用门，256个宏单元，16个逻辑阵列块，116个用户I／O；引脚到引脚的逻辑延迟为5．5 ns，计数器工作频率达172．4 MHz；多电压I／O接口，使得核心工作在3．3 V时，I／0管脚可同时兼容5．0 V，3．3 V及2．5 V三种逻辑电平；遵守PCI规定，具有一10速度等级。

5 硬件设计原理
5．1 电源设计
    该系统外部输入电源为DC 48 V。DC 48 V电源经开关、防止接反二极管、滤波电容、熔断电阻至电源滤波器，经滤波器滤波后送到两个电源块(48 V输入，5 V输出)。一个为输入接口电路及通信接口电路供电，另一个经三端稳压片(5 V输入，3．3 V输出)为内部执行电路及指示灯电路提供5 V及3．3 V电源。由于外围接口电路采用单独电源，与内部电路分开供电，实现了内部电路与接口电路的电源隔离，有效保护内部电路器件，提高了可靠性。

上一页  [1] [2] [3]  下一页