一种多体制通信时间同步算法及其FPGA实现

文章摘要： 引 言随着通信技术的快速发展，无线通信体制呈现多样化趋势，各种通信系统之间互不兼容、升级能力有限等问题越来越突出。为了有效解决上述问题，清华大学无线与移动通信技术研究中心在承担的国家863项目“软硬件可重构的新一代无线通信统一平台研究”中，以上位机、通用硬件平台和宽带天线等为基础，搭建一个可以兼容多种通信体制的新一代无线通信统一平台，并通过运行GSM、TD-SCDMA、WCDMA、CDMA2000、WiMAX等主流2G/3G/B3G无线通信系统，验证平台的可行性。该平台结构如图1所示。其中，上位机提供人机界面，并完成基带信号处理和系统整体控制；通用硬件平台主要完成上下变频、数模模数转

一种多体制通信时间同步算法及其FPGA实现,标签：eda技术,eda技术实用教程,http://www.88dzw.com

     引 言

　　随着通信技术的快速发展，无线通信体制呈现多样化趋势，各种通信系统之间互不兼容、升级能力有限等问题越来越突出。为了有效解决上述问题，清华大学无线与移动通信技术研究中心在承担的国家863项目“软硬件可重构的新一代无线通信统一平台研究”中，以上位机、通用硬件平台和宽带天线等为基础，搭建一个可以兼容多种通信体制的新一代无线通信统一平台，并通过运行GSM、TD-SCDMA、WCDMA、CDMA2000、WiMAX等主流2G/3G/B3G无线通信系统，验证平台的可行性。该平台结构如图1所示。其中，上位机提供人机界面，并完成基带信号处理和系统整体控制；通用硬件平台主要完成上下变频、数模模数转换、同步等信号预处理功能。

　　针对需要兼容多种通信体制的新一代无线通信统一平台，传统的时间同步算法由于对载波频偏过于敏感、捕获时间长等问题[2-4]，无法满足各种无线通信体制对时间同步算法的性能需求。介绍了一种基于前导字的快速位同步算法，但它只适用于在每个数据包前都插入前导字的突发通信系统，且一般所需较长的前导字。介绍了一种可以减轻载波频偏影响的帧同步算法，但它针对中国数字广播电视系统设计，不适用于其他通信体制，而且存在算法硬件实现复杂、没有考虑位同步的实现等问题。

　　为了解决上述问题，本文提出了一种基于同步序列的时间同步算法，只需要修改本地同步序列就可以应用于不同的通信系统。其中，帧同步分成检测和确认两个步骤，并通过采用改进的分段相关法解决帧同步对载波频偏过于敏感以及硬件实现复杂度高等问题;而位同步同样利用同步序列实现，与帧同步同时完成，从而解决位同步算法收敛速度慢的问题，使算法满足各种主流无线通信体制对时间同步算法的性能需求。

　　适用多体制通信的时间同步算法

　　为了解决传统时间同步算法不适用于多种无线通信体制且不适于硬件实现等问题，本文提出了一种改进的时间同步算法，如图2所示。在改进的时间同步算法中，本地同步序列分成和两段，从而使帧同步和位同步都可以利用接收序列与本地同步序列的相关性实现。因此，只需要改变本地同步序列，改进后的时间同步算法就可以适用于不同的通信体制。

　　在本地同步序列及其划分方式确定后，时间同步算法的工作原理如下：首先，系统利用本地同步序列1完成帧同步的初始检测。当检测结果认为接收到数据帧时，启动帧同步确认和位同步等模块，利用本地同步序列2完成帧同步确认和位同步调整。其中，帧同步检测使用改进的分段相关法，可以有效提高帧检测算法对载波频偏的容忍度，降低帧同步的漏同步概率，并使算法便于硬件实现。帧同步确认和位同步在帧同步检测成功后启动，通过本地同步序列2与接收序列的相关结果来确认帧同步检测结果是否正确，从而减少假同步概率，并同时利用接收序列与本地同步序列2之间的相关性完成位同步处理，大大加快了位同步的收敛速度。

　　帧同步检测

　　根据文献，基于互相关的帧同步算法对载波频偏的容忍度与本地同步序列的长度成反比。所以，为了进一步减少帧同步的漏同步概率，在将本地同步序列分成帧同步检测和帧同步确认两部分的基础上，本文的帧同步检测采用如图3所示的分段相关法。在分段相关的帧同步检测算法中，用于帧同步检测的本地同步序列1等分为检测序列1和检测序列2两段，然后用这两段检测序列同时与输入信号进行相关，只要一个相关结果大于门限，就认为帧同步检测成功。

[1] [2] [3]  下一页