verilog PS2键盘解码程序
[09-12 18:30:59] 来源:http://www.88dzw.com EDA/PLD 阅读:8619次
文章摘要: else begin if(!key_f0) begin //说明有键按下 ps2_state_r <= 1'b1; ps2_byte_r <= temp_data; //锁存当前键值 end else begin ps2_state_r <= 1'b0;
verilog PS2键盘解码程序,标签:eda技术,eda技术实用教程,http://www.88dzw.comelse begin
if(!key_f0) begin //说明有键按下
ps2_state_r <= 1'b1;
ps2_byte_r <= temp_data; //锁存当前键值
end
else begin
ps2_state_r <= 1'b0;
key_f0 <= 1'b0;
end
end
end
end
reg[7:0] ps2_asci; //接收数据的相应ASCII码
always @ (ps2_byte_r) begin
case (ps2_byte_r) //键值转换为ASCII码,这里做的比较简单,只处理字母
8'h15: ps2_asci <= 8'h51; //Q
8'h1d: ps2_asci <= 8'h57; //W
8'h24: ps2_asci <= 8'h45; //E
8'h2d: ps2_asci <= 8'h52; //R
8'h2c: ps2_asci <= 8'h54; //T
8'h35: ps2_asci <= 8'h59; //Y
8'h3c: ps2_asci <= 8'h55; //U
8'h43: ps2_asci <= 8'h49; //I
8'h44: ps2_asci <= 8'h4f; //O
8'h4d: ps2_asci <= 8'h50; //P
8'h1c: ps2_asci <= 8'h41; //A
8'h1b: ps2_asci <= 8'h53; //S
8'h23: ps2_asci <= 8'h44; //D
8'h2b: ps2_asci <= 8'h46; //F
8'h34: ps2_asci <= 8'h47; //G
8'h33: ps2_asci <= 8'h48; //H
8'h3b: ps2_asci <= 8'h4a; //J
8'h42: ps2_asci <= 8'h4b; //K
8'h4b: ps2_asci <= 8'h4c; //L
8'h1z: ps2_asci <= 8'h5a; //Z
上一页 [1] [2] [3] [4] [5] [6] 下一页
Tag:EDA/PLD,eda技术,eda技术实用教程,EDA/PLD
《verilog PS2键盘解码程序》相关文章
- › 基于Verilog HDL的UART模块设计与仿真
- › verilog PS2键盘解码程序
- › 好用的Verilog串口UART程序
- › 怎样实现Verilog模拟PS2协议
- › 基于VerilogHDL的背景噪声扣除电路设计
- › 对C语言编程者的Verilog开发指南实例
- 在百度中搜索相关文章:verilog PS2键盘解码程序
- 在谷歌中搜索相关文章:verilog PS2键盘解码程序
- 在soso中搜索相关文章:verilog PS2键盘解码程序
- 在搜狗中搜索相关文章:verilog PS2键盘解码程序
分类导航
最新更新