嵌入式大屏幕LED显示屏的设计与实现

文章摘要：摘要:鉴于传统的LED显示规模小、可靠性差、需要上位机实时控制的问题,提出一种基于FPGA和2片SRAM的嵌入式大屏幕LED显示的方法,其显示规模达到512×512点阵列,并且可以在完全不需要上位机控制的情况下实时独立的工作。本设计已经实际使用在现场厂房中,能够较好地对厂房中的生产情况进行实时显示。着重讨论该系统最底层的硬件连接及相应的软件设计,并给出其软、硬件实现。关键词:嵌入式;LED大屏幕;设计优化;FPGA 1 引言 LED显示屏的应用已经比较普遍,而且随着应用的普及,更多新式的LED显示屏会应用在更多的场合,所以研究嵌入式大屏幕点阵LED的显示很有实际意义。 但是现在市场上的多种

嵌入式大屏幕LED显示屏的设计与实现,标签：显示及光电,光电显示技术,http://www.88dzw.com
　　摘　要:鉴于传统的LED显示规模小、可靠性差、需要上位机实时控制的问题,提出一种基于FPGA和2片SRAM的嵌入式大屏幕LED显示的方法,其显示规模达到512×512点阵列,并且可以在完全不需要上位机控制的情况下实时独立的工作。本设计已经实际使用在现场厂房中,能够较好地对厂房中的生产情况进行实时显示。着重讨论该系统最底层的硬件连接及相应的软件设计,并给出其软、硬件实现。 　　关键词:嵌入式;LED大屏幕;设计优化;FPGA   1   引　言   　　LED显示屏的应用已经比较普遍,而且随着应用的普及,更多新式的LED显示屏会应用在更多的场合,所以研究嵌入式大屏幕点阵LED的显示很有实际意义。   　　但是现在市场上的多种LED显示屏在显示性能上良莠不齐,并且大多需要上位机对显示过程进行实时控制。本文提出一种优化的高性能高可靠性的嵌入式大屏幕LED显示系统,只需要用1片FPGA和2片SRAM就可以实现大屏幕LED显示的驱动和内容更换,可以说其性能已经大有改善。本设计可以应对多种大屏幕显示的场合。   2         系统硬件设计与实现   　　硬件连接的方式多种并且灵活,其连接方式直接影响到显示的性能。下面给出的硬件连接方式是最优的方式,能够达到高性能的显示,并且使软件编写变得简单。   　　每个8×8的LED点阵块称为最小模块。每16个8×8的LED点阵块为一个基模块,一个基模块横向有8个,纵向有2个最小模块,如图1所示。图中每个小方格代表一个最小模块。   　　每个最小模块控制信号为8个行信号H1～H8和8个数据信号R1～R8。行信号接一个38译码器74HC138的输出,他的输入为HangQ[2..0];而列信号给具体这一行的数据信号接的是一个74HC595的输出,如图2所示。 　　74HC595是移位锁存芯片,他内部有一个移位寄存器,还有一个数据移入引脚(DS)、一个数据移出引脚(Q8)、8个数据输出引脚(Q1～Q8),另外还有脉冲信号(CLK)和数据锁存信号(ST)。他的工作原理是当脉冲信号作用时将移入引脚的数据移入芯片内部的移位寄存器,当移满8位数据以后,第8位的数据就会出现在数据移出引脚上,再给一个脉冲信号,这一位数据就会被移出同时也有新的数据移入。当数据锁存信号有效时,芯片内部的的移位寄存器就将8位数据就锁存到8个数据输出引脚上,从而实现数据输出。   　　对于一个最小模块,当数据信号R有效后,时钟信号TSCK就将该数据移入74HC595的内部寄存器,内部寄存器的8位全部移满数据后,锁存信号TLOCK有效,就能将移满的数据全部送到8个数据信号R1～R8上。这个时候,再用HangQ[2..0]选中其中的某一行信号,行锁存信号TLEDEN有效后,就可以在这个8×8的点阵列上实现数据显示。因为在一个特定的时间只能在这个8×8的LED点阵块上显示其中的一行,所以将第一行到第8行依次循环显示,只要速度足够快,人眼看起来就是连续的。   　　对于一个基模块,因为每个最小模块都有一个74HC595移位锁存芯片,只要将各个最小模块的74HC595串联起来,也就是将前一个74HC595的数据移出引脚接到下一个74HC595的数据移入引脚上,而74HC595的脉冲信号和数据锁存信号都接同一个信号,就可以实现一个基模块的数据显示。与最小模块一样,在一个特定的时间只能显示基模块中的所有最小模块的某一行。只要在8行依次显示的过程中速度足够快,人眼就看不出闪烁。   　　这样就实现了上面16个基模块连在一起。数据及控制信号从右边进入,从左边输出。一个基模块为64×16的LED点阵块,本设计中的显示规模为512×512点阵,所以要将横向有8个,竖向有32个最小模块连接起来。而在实际的设计中分为上半屏和下半屏显示,分别为512×256。当数据装满上半屏后再装下半屏,数据锁存信号和行锁存信号最后给出,从而实现整屏的最小模块的某一行显示。当然要实现整屏数据的显示,只有循环显示整屏中最小模块的8行。 在上半屏显示中,又将其分为8个512×32的块,这样的块叫单独显示模块,也就是说将横向的2行基模块看成一个单独的模块并用单独的一组信号进行控制,上半屏就要8组信号控制。这8组信号除了数据信号R不同外,其他的信号都是一样的。也就是说,在上半屏显示中8条数据线同时给上半屏的8个单独显示模块串打数据,当然只是给单独显示模块中的最小模块的某一行打满数据,然后再给下半屏打入数据。所以下半屏的情况与上半屏基本一样,除了8组数据信号R不同外,还有时钟信号也不一样。输入数据时,上半屏的时钟信号首先有效,根据基模块的理论要输入2048个脉冲以后上半屏的数据才被灌满;然后下半屏的数据才有效,从而输入下半屏的数据,情况与上半屏完全一样。   　　在显示控制方面,使用一块ALTERA公司的FPGA芯片,型号为EPF10K20TC1444,另外还使用了2块SRAM芯片,每块的容量为128kB,他们都用来存放显示的数据(见图3)。

[1] [2]  下一页