应对FPGA/SDI子系统中的高速板布局挑战

文章摘要：图4 具有75?和100?迹线单独接地参考的板堆叠BNC连接器的布局很多SDI板的常见问题是使用非优化BNC连接器布局，因此产生严重的阻抗失配、无法满足回波损耗要求，并削弱了设备的信号保真度。图5显示板的横截面，其中12密尔宽的微带线连接到50密尔宽的边沿安装BNC焊盘上。接地面被置于顶部迹线下的绝缘距离点上，以实现目标迹线阻抗。连接器的接合焊盘是宽微带线，因此焊盘的特征阻抗略低于迹线阻抗。焊盘具有较大的阻抗降，从而影响回波损耗和限制迹线的传输带宽。图5还显示了通孔BNC布局的横截面。内接地和供电面与镀通孔绝缘，以避免短路。圆柱孔带有一定的电感。每个接地或供电面的镀通孔都具有寄生电容。小间隔的

应对FPGA/SDI子系统中的高速板布局挑战,标签：eda技术,eda技术实用教程,http://www.88dzw.com

　　图4 具有75?和100?迹线单独接地参考的板堆叠

　　BNC连接器的布局

　　很多SDI板的常见问题是使用非优化BNC连接器布局，因此产生严重的阻抗失配、无法满足回波损耗要求，并削弱了设备的信号保真度。图5显示板的横截面，其中12密尔宽的微带线连接到50密尔宽的边沿安装BNC焊盘上。接地面被置于顶部迹线下的绝缘距离点上，以实现目标迹线阻抗。连接器的接合焊盘是宽微带线，因此焊盘的特征阻抗略低于迹线阻抗。焊盘具有较大的阻抗降，从而影响回波损耗和限制迹线的传输带宽。

　　图5还显示了通孔BNC布局的横截面。内接地和供电面与镀通孔绝缘，以避免短路。圆柱孔带有一定的电感。每个接地或供电面的镀通孔都具有寄生电容。小间隔的大镀通孔将抑制容易造成大组抗降的多余电容。图6显示具有60密尔孔和20密尔间隔的设计不佳通孔BNC的阻抗形态，图中显示了镀通孔的阻抗从75μ迹线下降到40μ。

　　图5 BNC布局的横截面图

　　图6 设计不佳的通孔BNC的阻抗形态

　　设计良好的BNC布局

　　设计良好的BNC布局的目标是避免BNC布局与连接到布局的迹线间产生过多的阻抗失配，可以遵循信号路径查找板结构变化可能导致的阻抗失配。时域反射计是能够确定阻抗失配发生位置的仪器。可以使用电磁仿真器检查板布局设计中的阻抗变化。如果阻抗过低，应设计能够抵消过多电容的板结构；如果阻抗过高，应增加额外寄生电容使阻抗值接近目标值。通过正确的电感和电容值，可以建立具有所需特征阻抗的通孔BNC布局。图7显示良好的通孔BNC布局示例，图8显示非常接近75μ目标值布局的阻抗。

　　图7 良好通孔BNC布局的顶视图

　　图8 良好通孔BNC布局的阻抗形态

　　FPGA/SDI板的布局指导原则

　　FPGA/SDI板的数据传输率低于3Gb/s，信号转换时间约为100微微秒。SDI板布局的难点不在于速度，而在于计划一种布局策略以最大限度减少与75?SDI端口很多外部元件的阻抗失配，设计大BNC控制器的受控阻抗布局和实施支持75μ和100μ迹线的板堆叠。可以通过遵循以下这些简单的布局指导原则解决这些难点：

　　将迹线阻抗设为75μ±10%、100μ±10%

　　使用最小的表面贴装元件和最小的无源元件接合焊盘

　　选择能最大限度减少信号路径上阻抗失配的迹线宽度

　　选择支持单独接地基准75?单端迹线和100?宽松耦合差分迹线的板堆叠

　　使用表面贴装陶瓷电容器和射频信号电感器

　　使对回波损耗有影响的元件（终端电阻器、阻抗平衡网络）尽可能接近集成电路针脚

　　使用75?受控阻抗，设计良好的BNC布局

　　保持互补信号发送的对称性

　　均匀地传送100?差分迹线（使迹线上的迹线宽度和迹线间隔保持均匀）

　　避免陡弯，使用45度弯曲

　　遵循信号路径识别几何变化，并预估相应的阻抗变化

　　使用整平面。如果需要采用凹凸地面抵消过多的寄生电容，应谨慎使用；借助三维仿真工具决定布局

　　使用最短的VCC和接地路径，将针脚连接到通孔面

上一页  [1] [2] [3]  下一页