利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图
[04-17 03:59:13] 来源:http://www.88dzw.com 单片机电路图 阅读:8390次
文章摘要:可以利用Xilinx® FPGA中先进的数字时钟管理程序(DCM)来检测两个MUX-DAC的数据时钟之间的相位差异(图)。DCM1生成一个与DATACLK1和DATACLK2相同频率的时钟。 以时钟周期的1/256为间距对DCLK1的延迟进行动态调整。触发器DFF1和DFF2在每个时钟周期对DATACLK1和DATACLK2进行一次采样。如果DFF1在DATACLK1为低时采样DATACLK1,DFF1会输出固定的“0”。如果DFF1在DATACLK1为高时采样DATACLK1,DFF1会输出固定的“1”。所以DFF3和DFF4可在任意时钟相位定时,与DCLK1的延迟设置无关。通过将D
利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图,标签:电路图讲解,电路图练习,http://www.88dzw.com可以利用Xilinx® FPGA中先进的数字时钟管理程序(DCM)来检测两个MUX-DAC的数据时钟之间的相位差异(图)。DCM1生成一个与DATACLK1和DATACLK2相同频率的时钟。
以时钟周期的1/256为间距对DCLK1的延迟进行动态调整。触发器DFF1和DFF2在每个时钟周期对DATACLK1和DATACLK2进行一次采样。如果DFF1在DATACLK1为低时采样DATACLK1,DFF1会输出固定的“0”。如果DFF1在DATACLK1为高时采样DATACLK1,DFF1会输出固定的“1”。
所以DFF3和DFF4可在任意时钟相位定时,与DCLK1的延迟设置无关。通过将DCLK1的延迟进行分级,使用DCM1的动态延迟调整功能以及读取DFF3和DFF4的输出,我们可以得到基于DATACLK1和DATACLK2上升沿的延迟设置。根据延迟设置,我们可以计算出为了保持MUX-DAC1和MUX-DAC2输入数据的同相,MUX-DAC1的输入数据需要延迟的DAC时钟周期数。FPGA中4 x 4桶形移位器的实现可使数据等待时间以一个DAC时钟周期为增量进行改变。
电路图 src="/pd_dianzi/UploadPic/2010-11/20101121144136472.gif" border=0 style="cursor:pointer;" onload="return imgzoom(this,600);" onclick="javascript:window.open(this.src);" style="cursor:pointer;"/>
图:利用FPGA中桶形移位器的实现完成MUX-DAC的同步
Tag:单片机电路图,电路图讲解,电路图练习,电子电路图 - 单片机电路图
《利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图》相关文章
- › 利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图
- › 利用FPGA协处理器提升无线子系统的性能
- › 利用FPGA协处理提升无线子系统性能
- › 利用FPGA实现视频监控系统的视频处理
- › 利用FPGA实现低成本汽车多总线桥接
- › 利用FPGA和CPLD数字逻辑实现ADC
- 在百度中搜索相关文章:利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图
- 在谷歌中搜索相关文章:利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图
- 在soso中搜索相关文章:利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图
- 在搜狗中搜索相关文章:利用FPGA中桶形移位器的实现完成MUX-DAC的同步电路图
编辑推荐
分类导航
最新更新
热门排行