当前位置：PCB标准概览 挠性印制线路板
[08-09 22:56:36] 来源：http://www.88dzw.com 行业标准 阅读：8359次
文章摘要：(Ｂ) 方孔 方孔一边最小尺寸０．５ｍｍ，其允许误差±０．０８ｍｍ4.3.2 安装孔边缘和板边缘间最小距离 最小距离２．０ｍｍ以上。4.3.3 孔位置偏差 相对于设计的孔位置，加工后的孔位置偏差０．３ｍｍ以下。但导通孔除外。4.3.4 孔中心间距离 孔中心间距离在未满１００ｍｍ时允许误差±０．３ｍｍ，１００ｍｍ以上的允许误差±０．３％。４．４ 导体4.4.1 加工后的导体宽度相对于设计值的允许误差，按表2。表2. 加工后宽度允许误差设计导体宽度 允许误差 1.10以下 ±0.05 0.10以上，小于0.30 ±0.08 0.30以上，小于0.50 ±0.10 0.50以上
PCB标准概览 挠性印制线路板,标签：电子行业标准,http://www.88dzw.com(Ｂ) 方孔 方孔一边最小尺寸０．５ｍｍ，其允许误差±０．０８ｍｍ
4.3.2 安装孔边缘和板边缘间最小距离 最小距离２．０ｍｍ以上。
4.3.3 孔位置偏差 相对于设计的孔位置，加工后的孔位置偏差０．３ｍｍ以下。但导通孔除外。
4.3.4 孔中心间距离 孔中心间距离在未满１００ｍｍ时允许误差±０．３ｍｍ，１００ｍｍ以上的允许误差±０．３％。
４．４ 导体
4.4.1 加工后的导体宽度相对于设计值的允许误差，按表2。
表2. 加工后宽度允许误差
设计导体宽度 允许误差
1.10以下 ±0.05
0.10以上，小于0.30 ±0.08
0.30以上，小于0.50 ±0.10
0.50以上 ±20％
4.4.2 加工后的导体间距相对于设计值的允许误差，按表3。
表3. 加工后间距允许误差
设计最小导体间距 允许误差
0.10以下 ±0.05
0.10以上，小于0.30 ±0.08
0.30以上 ±0.10
4.4.3 板边缘部与导体边缘的最小距离，设计值最小距离是０．５ｍｍ以上。
４．５ 连接盘
4.5.1 最小连接盘环宽 图１所示的加工后有效焊接的最小连接盘环宽ｄ是０．０５ｍｍ以上。
图1 有效最小连接盘环宽
４．６ 金属化孔镀铜厚度 孔内壁镀铜厚度平均０．０１５ｍｍ以上，最小镀度０．００８ｍｍ以上。
5.外观
５．１ 导体的外观
5.1.1 断线 不允许有断线
5.1.2 缺损、针孔 按图２所示，加工后的导体宽度ｗ，导体上缺损或针孔宽度ｗ１，长度ｌ，则ｗ１应小于１／３ｗ，ｌ应小于ｗ。
5.1.3 导体间的残余导体 按图３所示，残余或突出的导体宽度Ｗ１，应小于加工后的导体间距ｗ的１／３。
图2 缺损.针孔 图3 导体间的导体残余
5.1.4 导体表面的蚀痕 图４所示，由腐蚀后引起的表面凹坑，不允许完全横穿过导体宽度方向。
5.1.5 导体的分层 图５所示，导体分层的宽度ａ，以及长度ｂ，相对于加工后的导体宽度Ｗ的要求如下。对反复弯曲部分，不可有损弯曲特性。
１有复盖层的部分 ｂ≤ｗ，可弯曲部分 ａ≤１／３ｗ
一般部分 ａ≤１／２ｗ
２无复盖层的部分 ａ≤１／４ｗ，ｂ≤１／４ｗ。
5.1.6 导体的裂缝 不允许有
5.1.7 导体的桥接 不允许有
5.1.8 导体的磨刷伤痕 刷子等磨刷伤痕的深度应小于导体厚度的２０％。对反复弯曲部分不可有损弯曲特性。
图4 表面蚀痕 图5 导体的分层
5.1.9 打痕压痕 图６所示，打痕压痕的深度应在离表面０．１ｍｍ以内。在深度测量困难时，按背面基板层突出的高度ｃ与打痕深度是相等的。
图5 导体的分层
５．２ 基板膜面外观
导体不存在的基板膜面外观允许缺陷范围列于表４。不允许有其它影响实用的凹凸、折痕、皱纹以及附着异物。
５．３ 复盖层外观
5.3.1 复盖膜及复盖涂层外观的缺陷。允许范围见表５，不允许有影响使用的凹凸、折痕、皱褶及分层等。
5.3.2 连接盘和复盖层的偏差 图９所示，连接盘和复盖层的偏差ｅ在外形尺寸未满１００ｍｍ时允许偏差±０．３ｍｍ以下，在外形尺寸１００ｍｍ以上时允许偏差是外形尺寸的±０．３％以下。
5.3.3 粘结剂以及复盖涂层的流渗 图１０所示粘结剂以及复盖涂层的流渗程度ｆ应小于０．３ｍｍ以下。但是在连接盘处，加上复盖层偏差以及冲孔偏差，必须满足最小环宽ｇ≥０．０５ｍｍ。
5.3.4 变色复盖层下的导体复盖层下的导体变色，在经温度４０℃，湿度９０％，９６小时的耐湿性试验后，必须仍满足耐电压、耐弯曲、耐弯折、耐焊接性能要求。
5.3.5 涂复层的偏差 图１１所示涂复层的偏差，按ＪＩＳ Ｃ ５０１６的１０．４可焊性中规定进行试验，涂复层偏差部分的导体上没有附。
５．４ 电镀的外观
5.4.1 电镀结合不良 图１２所示，镀层结合不良处的宽ｗ１，长度Ｌ，加工后导体宽度ｗ，相应要求列于表６。而且镀层结合不良不得有损于接触区域的可靠性。
表4 基板膜面的缺陷允许范围
缺陷类型 缺陷允许范围
打痕 表面打压深度在0.1mm以内。另外膜上不可有锐物划痕、切割痕、裂缝以及粘结剂分离等。
- 上一篇：使用集成电路的基本知识
《PCB标准概览 挠性印制线路板》相关文章
- › PCB标准概览 挠性印制线路板
- 在百度中搜索相关文章：PCB标准概览 挠性印制线路板
- 在谷歌中搜索相关文章：PCB标准概览 挠性印制线路板
- 在soso中搜索相关文章：PCB标准概览 挠性印制线路板
- 在搜狗中搜索相关文章：PCB标准概览 挠性印制线路板