关于CMOS电路中的ESD保护设计电路分析

标签：eda技术,
静电放电（ESD，Electrostatic Discharge）给电子器件环境会带来破坏性的后果。
它是造成集成电路失效的主要原因之一。随着集成电路工艺不断发展，互补金属氧化物半
导体（CMOS，Complementary Metal-Oxide Semiconductor）的特征尺寸不断缩小，
金属氧化物半导体(MOS, Metal-Oxide Semiconductor)的栅氧厚度越来越薄，MOS 管
能承受的电流和电压也越来越小，因此要进一步优化电路的抗ESD 性能，需要从全芯片
ESD 保护结构的设计来进行考虑。
2 ESD 的测试方法
ESD 模型常见的有三种，人体模型（HBM ，Human Body Model)、充电器件模型
(CDM，Charge Device Model)和机器模型(MM，Machine Mode)，其中以人体模型最
为通行。一般的商用芯片，要求能够通过2kV 静电电压的HBM 检测。对于HBM 放电，
其电流可在几百纳秒内达到几安培，足以损坏芯片内部的电路。， 大小：257 KB