基于AHB接口的高性能LCD控制器IP设计
[09-13 16:54:33] 来源:http://www.88dzw.com 接口定义 阅读:8851次
文章摘要:二、 1024x24 行缓冲区该行缓冲区来存储被滤波器处理过的一行数据。三、 1024x24 行缓冲区控制器该控制器控制着缓冲区数据的访问。缓冲区中被读出的数据会反馈到输入端口,跟第二行的像素数据进行线性插值,也就是垂直插值的处理。四、 2048x24 行缓冲区这个行缓冲区是一个乒乓结构的存储器,它由两个1024x24位的单端口SRAM组成。因为我们放大的处理是基于双线性算法,所以垂直放大系数被限制在2,乒乓结构可以提供同时进行读/写操作的机制,使得我们能够把行缓冲区存储器的大小压缩到仅仅一行像素数据的规模。五、 2048x24 行缓冲区控制器该控制器提供必需的地址线和控制信号给乒乓结构的行缓
基于AHB接口的高性能LCD控制器IP设计,标签:接口技术,微机原理与接口技术,http://www.88dzw.com二、 1024x24 行缓冲区
该行缓冲区来存储被滤波器处理过的一行数据。
三、 1024x24 行缓冲区控制器
该控制器控制着缓冲区数据的访问。缓冲区中被读出的数据会反馈到输入端口,跟第二行的像素数据进行线性插值,也就是垂直插值的处理。
四、 2048x24 行缓冲区
这个行缓冲区是一个乒乓结构的存储器,它由两个1024x24位的单端口SRAM组成。因为我们放大的处理是基于双线性算法,所以垂直放大系数被限制在2,乒乓结构可以提供同时进行读/写操作的机制,使得我们能够把行缓冲区存储器的大小压缩到仅仅一行像素数据的规模。
五、 2048x24 行缓冲区控制器
该控制器提供必需的地址线和控制信号给乒乓结构的行缓冲区,以确保RGB像素数据能够同时正确的被写入和读出。除了这个基本的控制功能以外,它也提供了一个可靠的外部LCD控制器访问接口。
六、 垂直Scalar滤波器
该垂直Scalar滤波器是2抽头,它执行一个“加-乘”混合计算(y[n] = a * x[n] + (1-a) * x[n-1])。x[n]是当前行的像素数据,x[n-1]是上一行的像素数据,y[n]是滤波器的输出。a和(1-a)都是滤波器因子。由于R/G/B各数据是独立进行处理的,所以每一种色彩像素数据处理需要两个8x9位的乘法器和一个17位的加法器。
七、 垂直Scalar系数产生器
该发生器分为放大系数产生器和缩小系数产生器。他们都会产生一个9位的系数,MSB代表整数部分,其余的都是小数部分。这个系数为输入图像垂直分辨率和输出图像垂直分辨率的比值。
八、 Scalar数据FIFO
该数据FIFO的存储深度为8,垂直缩放模块输入数据到FIFO,水平缩放模块读出数据用来处理后续的水平像素数据。
九、 水平Scalar滤波器
该滤波器也是2抽头,它执行一个“加-乘”混合计算(y[n] = a * x[n] + (1-a) * x[n-1]),x[n]是当前的像素数据,x[n-1]是上一个的像素数据,y[n]是滤波器的输出。a和(1-a)都是滤波器因子。由于R/G/B各数据是独立进行处理的,所以每一种色彩像素数据处理需要两个8x9位的乘法器和一个17位的加法器。
十、 水平Scalar系数发生器
该发生器分为放大系数产生器和缩小系数产生器。他们都会产生一个9位的系数,MSB代表整数部分,其余的都是小数部分。这个系数为输入图像水平分辨率和输出图像水平分辨率的比值。
Scalar的up scaling阶段能够任意的定量在1x1 和 2x2之间,也就是它scale up功能可以达到如1.5x1.8等。Scaling down分成两级,第一级可以按比例缩减1/2*1/2, 1/4*1/4, 1/8*1/8, 1/16*1/16, 1/32*1/32, 1/64*1/64或1/128*1/128;而第二级可以从1*1~1/2*1/2做任意比例的缩减动作,也就是第二级可以有小数点,不过最低只能到1/2*1/2。因此,可以由第一级+第二级来搭配产生所想要的缩减比例。
例如:1/2.5 * 1/4 => 第一级做1/2*1/2,然后第二级做4/5*1/2 就可以达到你所想要的scaling ratio。有关第二级scale down给个Scal_ver_num /Scal_hor_num的例子, 如果我们想要scale由 100x200 down to 90x160.
Scal_ver_num = [mod((ver_no_in+1)/ver_no_out)]x256/ver_no_out
Scal_hor_num = [mod((hor_no_in+1)/hor_no_out)]x256/hor_no_out
Scal_ver_num = mod[ (100) / 90 ] x 256 / 90 = 28.44 --> 28
Scal_hor_num = mod[ (200) / 160 ] x 256 / 90 = 113.77 --> 114
中断控制器
该控制器有四个内部中断源,AHB Master出错中断、FIFO欠载中断、垂直同步中断和帧基地址改变中断,这几个中断信号经过组合形成一个全局中断信号,只要这四个中断源中的任意一个出现中断,全局中断信号就会出现断言。这四个中断源可以通过寄存器的修改来开启和关闭
STN面板控制信号
以下是LCD控制器和STN面板的接口信号
* LC_DATA[7:0]:LCD数据总线,发送给STN面板上面需要被显示的像素数据。根据STN所选择的模式,数据直接加载到该总线上
* LC_VS(FLM):LCD的帧同步信号,表明了一个新的帧的开始。在一帧的最后一个行脉冲结束后,FLM 变为有效并一直保持到下一行脉冲,FLM才撤销断言,并保持无效直到下一帧。FLM是高电平有效还是低电平有效是可以通过软件配置的。
《基于AHB接口的高性能LCD控制器IP设计》相关文章
- › 基于AHB接口的高性能LCD控制器IP设计
- 在百度中搜索相关文章:基于AHB接口的高性能LCD控制器IP设计
- 在谷歌中搜索相关文章:基于AHB接口的高性能LCD控制器IP设计
- 在soso中搜索相关文章:基于AHB接口的高性能LCD控制器IP设计
- 在搜狗中搜索相关文章:基于AHB接口的高性能LCD控制器IP设计