非多路复用与多路复用总线转换桥的设计与实现
[11-20 16:13:59] 来源:http://www.88dzw.com FPGA 阅读:8817次
文章摘要:3.3 读操作转换过程通过软件等待设置,使DSP的 I/O读、写操作需四个机器时钟周期。在第一个时钟周期的上升沿产生ale信号(脉宽为0.5倍的机器时钟周期),同时将DSP输入的低八位地址fabl7锁存并送到地址数据复用总线adb7,并保持到第二个时钟周期的上升沿为止,此时adb7为高阻状态。第三、第四个时钟周期,DSP的读信号frd有效,将此信号直接送到rd引脚,此时adb7引脚的数据直接送给fdb7引脚,读操作结束。图5 转换桥的时序仿真图 3.4 写操作转换过程在写操作的四个时钟周期中,在第一个时钟周期的上升沿产生ale信号(脉宽为一个机器时钟周期),同时将DSP输入的低八位地址f
非多路复用与多路复用总线转换桥的设计与实现,标签:fpga是什么,fpga教程,http://www.88dzw.com3.3 读操作转换过程
通过软件等待设置,使DSP的 I/O读、写操作需四个机器时钟周期。在第一个时钟周期的上升沿产生ale信号(脉宽为0.5倍的机器时钟周期),同时将DSP输入的低八位地址fabl7锁存并送到地址数据复用总线adb7,并保持到第二个时钟周期的上升沿为止,此时adb7为高阻状态。第三、第四个时钟周期,DSP的读信号frd有效,将此信号直接送到rd引脚,此时adb7引脚的数据直接送给fdb7引脚,读操作结束。
图5 转换桥的时序仿真图
3.4 写操作转换过程
在写操作的四个时钟周期中,在第一个时钟周期的上升沿产生ale信号(脉宽为一个机器时钟周期),同时将DSP输入的低八位地址fabl7引脚的信号送到adb7上,并保持到第三个时钟周期结束。在第四个时钟周期的上升沿产生写信号wr(宽度为一个时钟周期),在DSP写信号few的上升沿处锁存数据线fdb7来的信号,并将其送到adb7引脚上,延时到第五个时钟周期时把adb7变为高阻状态,写操作结束。
本文提出的非多路复用总线到多路复用总线转换桥采用了Xilinx公司的CPLD芯片XC95144-15-PQ100,并使用该公司开发的集成环境Fundation F3.1i,将其集成为一块专用芯片。通过大量的实验测试,此转换桥工作非常稳定,现已应用到电力网络馈线远程终端装置(FTU)中。
Tag:FPGA,fpga是什么,fpga教程,FPGA
- 上一篇:用CPLD实现单片机读写模块
《非多路复用与多路复用总线转换桥的设计与实现》相关文章
- › 非多路复用与多路复用总线转换桥的设计与实现
- 在百度中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现
- 在谷歌中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现
- 在soso中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现
- 在搜狗中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现
分类导航
最新更新