非多路复用与多路复用总线转换桥的设计与实现
[11-20 16:13:59] 来源:http://www.88dzw.com FPGA 阅读:8817次
文章摘要: 2.2 TSM320F206的I/O时序分析TMS320F206的读写时序如图3和图4所示。I/O的读或写工作周期一般在两个机器周期内完成。在此期间,IS信号和地址信号一直保持有效;闸门信号STRB发生在第一个机器周期有效后并保持一个机器周期以上;RE和WE有效时,数据有效。两次连续的写操作(如图4所示)时,WE的有效间隔时间tW(WH)最小为(2H-4)ns,而两次连续的读操作(如图3所示)时,RE的有效间隔时间tW(RDH)为(H-4)ns~Hns,其中H为0.5倍的机器时钟周期。可见对于连续的读、写操作,RE、WE的有效间隔不同,设计电路时应注意此细节。在连续的读或写操作时,IS
非多路复用与多路复用总线转换桥的设计与实现,标签:fpga是什么,fpga教程,http://www.88dzw.com
2.2 TSM320F206的I/O时序分析
TMS320F206的读写时序如图3和图4所示。I/O的读或写工作周期一般在两个机器周期内完成。在此期间,IS信号和地址信号一直保持有效;闸门信号STRB发生在第一个机器周期有效后并保持一个机器周期以上;RE和WE有效时,数据有效。两次连续的写操作(如图4所示)时,WE的有效间隔时间tW(WH)最小为(2H-4)ns,而两次连续的读操作(如图3所示)时,RE的有效间隔时间tW(RDH)为(H-4)ns~Hns,其中H为0.5倍的机器时钟周期。可见对于连续的读、写操作,RE、WE的有效间隔不同,设计电路时应注意此细节。在连续的读或写操作时,IS信号一直为有效电平‘0',无法以此信号作为产生SJA1000的ALE、读、写信号起始基准;而在写周期时,STRB与WE的变化始终保持一致,因此在产生SJA1000写周期时,可以用STRB作为ALE、WR产生的起始基准信号。但是TSM320F206在连续的读操作时,STRB一直保持为低电平,可见在产生SJA1000读、写操作周期时,无法单独以它作为ALE、RD信号产生的起始基准,需与IS、WE、RE进行逻辑组合来作为SJA1000读、写操作周期的起始基准信号。
3 CPLD实现转换桥的设计方法
此转换桥如果用中规模集成电路(74系列)实现起来比较复杂,工作频率又较高,布线时若稍不合理,易引起干扰,使得电路工作不稳定,因此这里采用高可靠性的复杂可编程逻辑器件CPLD,用硬件描述语言VHDL来实现。
3.1 转换桥引脚信号定义
图5为转换桥的时序仿真图,其中转换桥的各引脚信号与TMS320F206和SJA1000l引脚信号的对应为:fabl7接A0~A7;fdb7接D0~D7;fds接IS;fstrb接STRB;fwe接WE;frd接RE;fcp接CLKOUT1;ale接ALE;adb7接AD7~AD0;wr接WR;rd接RD。
3.2 SJA1000读、写周期使能信号和起始基准信号的确定
转换桥的基准时钟fcp为TMS320F206的机器时钟输出信号CLKOUT1。fcp为20MHz的方波信号。因为TMS320F206的读或写工作周期一般为一、两个机器时钟周期,此时基准时钟fcp最多含有四个边沿状态,无法完成非多路复用到多路复用的转换,所以通过软件等待设置,使TMS320F206对外部总线操作时,由原来所用的一个机器时钟周期延长到四个机器时钟周期,边沿状态个数增加了4倍。另外fcp的脉宽为25ns,这样可以保证转换桥输出的多路复用总线时序的时间参数满足SJA1000的时序要求。从上面的时序分析中可以确定出SJA1000的读、写周期的使能信号IS和起始基准信号STRB、WE、RE逻辑组合。IS作为转换桥的片选信号,当IS为“0”时,转换桥工作;否则,转换桥的各输出信号被悬挂。当IS为“0”、STRB为“0”、WE为“0”、RE为“1”时,DSP开始对外部I/O进行写操作,在后面紧跟的四个DSP机器时钟周期产生出1个SJA1000的写周期;当IS为“0”、STRB为“0”、WE为“1”、RE为“1”时,DSP开始对外部I/O进行读操作,在后面紧跟的四个DSP机器时钟周期产生出1个SJA1000的读周期。
- 上一篇:用CPLD实现单片机读写模块
《非多路复用与多路复用总线转换桥的设计与实现》相关文章
- › 非多路复用与多路复用总线转换桥的设计与实现
- 在百度中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现
- 在谷歌中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现
- 在soso中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现
- 在搜狗中搜索相关文章:非多路复用与多路复用总线转换桥的设计与实现