高速突发模式误码测试仪的FPGA实现方案

文章摘要：②状态编码器将误码测试模块的状态信息存储映射到不同地址的GPIO_OUT上，然后传送给Microblaze微处理器。输出的状态信息主要包括：误码比特数、接收到的总码数、同步状态、接收无信号等。③码型产生器模块包含PRBS产生器和数据包头产生器2个子模块。PRBS产生器根据码型选择控制信号产生相应码型的8位宽度伪随机序列，数据包头产生器模拟GPON上行数据包包头结构的特点中产生类似前导码和定界符的码型。码型产生器模块还包含1个数据包封装有限状态机，它的主要作用是产生发送码状态的控制信号，将包头数据、包间隔(保护时间)、CID(长连O／1)穿插在PRBS中以模拟GPON上行数据。包含两路包信号的数

高速突发模式误码测试仪的FPGA实现方案,标签：eda技术,eda技术实用教程,http://www.88dzw.com

　　②状态编码器将误码测试模块的状态信息存储映射到不同地址的GPIO_OUT上，然后传送给Microblaze微处理器。输出的状态信息主要包括：误码比特数、接收到的总码数、同步状态、接收无信号等。

　　③码型产生器模块包含PRBS产生器和数据包头产生器2个子模块。PRBS产生器根据码型选择控制信号产生相应码型的8位宽度伪随机序列，数据包头产生器模拟GPON上行数据包包头结构的特点中产生类似前导码和定界符的码型。码型产生器模块还包含1个数据包封装有限状态机，它的主要作用是产生发送码状态的控制信号，将包头数据、包间隔(保护时间)、CID(长连O／1)穿插在PRBS中以模拟GPON上行数据。包含两路包信号的数据txdata在与包分离信号相与后，分离成两路时分复用的信号txdata0和txdatal，时序如图3所示。

　　④GTP0和GTPl为FPGA芯片的固核。它将低速的8位宽度的并行数据txdatal和txdata2串化为1路高速的串行数据，可以通过修改GTP的DRP属性来改变发送数据的速率。GTP还负责向发送端提供同步时钟。

　　⑤数据重构模块将接收到的4位宽的数据并化为8位宽的数据，并搜寻16位定界符将接收的数据进行边界对齐。

　　⑥误码检测器主要由1个本地伪随机序列产生器、1个接收状态机和1个同步检测状态机构成。本地伪随机序列产生器与发送端的随机序列产生器阶数和本原多项式相同，它生成的伪随机数据与接收到的数据进行比对，对比的结果由误码计数器进行统计。接收状态机根据定界符检测信号和包长(包1或包2)计数器来判断接收的数据是否为有效数据，并生成一个有效数据指示信号。同步检测状态机根据比对结果判断本地随机序列产生器生成的数据与接收到的数据是否已经同步，如果没有同步，本地伪随机序列产生器将从接收的数据中截取32位的连续信号作为其移位寄存器的初始值来产生后面的数据以重新同步(灌码同步)。

　　⑦误比特计数器用来统计误比特数，它仅对有效数据中出现的误码进行统计。接收字计数器用来统计接收到的有效数据字节数。

　　3 控制系统设计

　　本设计中使用Microblaze嵌入式软核处理器来实现对误码测试仪逻辑部分的控制，控制部分的硬件框图如图4所示。GPIO1用于处理器与BERT核的通信；GPIO2与LED和拨码开关相连，用于显示状态和板级控制误码测试仪；GPl03与LCD相连，将误码测试结果显示于LCD上；count-er 64为64位宽的计数器，用于记时。UART通过RS232与电脑相连，读取在PC上设定的控制信息并将误码测试结果和误码仪的状态详细地显示在PC上。

　　控制程序包含的函数主要有GPIO驱动、UART驱动、LCD驱动、GTP DRP属性的读改写函数、BERT的控制和状态读取函数、误码率计算函数、主函数等。主函数提供一个用户与误码测试仪交互的平台，其流程如图5所示。

　　在上电或复位后，系统初始化LCD和UART，并加载上次保存的用户设置以初始化BERT。然后进入主菜单，主菜单上可以通过选择相应选项进入相应的操作。通过读取误码测试加载的上次保存的用户设置，核对本次用户需要的设置是否与上次保存的设置相同，如果不同可以返回主菜单，从主菜单进入相应的设置操作，进行参数的修改。修改完毕后，如果用户要保存本次设置，可以进行保存再返回主界面；如果不需要保存，则直接返回主界面。从主界面上可以选择误码测试显示进入误码测试结果显示界面，在显示误码测试结果前，控制程序会先进行计算误码率，以保证实时显示误码测试结果。

上一页  [1] [2] [3]  下一页