基于FPGA+PC104的数据处理系统设计与实现

文章摘要：距离起始脉冲是由同步器根据探测信号产生的，同步器还产生一个距离结束信号，距 离起始与结束信号分别标志距离测量的开始与结束，初步考虑开始距离设定为2 海里（可设 定），结束距离设定为36 海里，间隔34 海里（可设定）。其中起始距离的设定主要基于减小 近距离强杂波对处理系统的影响。RAM 存储器对目标距离数据和方位计数值进行存储，每个 距离周期，在距离计数信号的触发下，向PC 机输出并清除存储数据。如果存储器内没有目 标距离数据，则不输出。3 系统硬件实现系统硬件部分有PC/104CPU板、数据采集板数字单元、数据采集板模拟单元三部分组组 成。PC/104CPU板采用主频200M、内存64M、集

基于FPGA+PC104的数据处理系统设计与实现,标签：eda技术,eda技术实用教程,http://www.88dzw.com

　　距离起始脉冲是由同步器根据探测信号产生的，同步器还产生一个距离结束信号，距 离起始与结束信号分别标志距离测量的开始与结束，初步考虑开始距离设定为2 海里（可设 定），结束距离设定为36 海里，间隔34 海里（可设定）。其中起始距离的设定主要基于减小 近距离强杂波对处理系统的影响。RAM 存储器对目标距离数据和方位计数值进行存储，每个 距离周期，在距离计数信号的触发下，向PC 机输出并清除存储数据。如果存储器内没有目 标距离数据，则不输出。

　　3 系统硬件实现

　　系统硬件部分有PC/104CPU板、数据采集板数字单元、数据采集板模拟单元三部分组组 成。PC/104CPU板采用主频200M、内存64M、集成显卡的基本硬件配置；数据采集数字单 元采用ALTERA公司的Cyclone系列FPGA 芯片EP1C6 ，其配置芯片为ALTERA公司的 4Mbits 容量PROM 芯片EPCS4，以主动串行方式对FPGA 进行上电配置；数据采集的模拟 单元主要由ULN2803、DM7406、2N2222等集成芯片。视频信号处理部分硬件设计如图3所 示。

　　图3 视频信号采集模拟单元电路图

　　图中C1、C2、C3 实现对信号的耦合作用。可调电阻R3 实现对信号放大幅度的调节。 经该电路转换后的视频信号为适合于数字处理的单个数字脉冲信号。实现了对回波信号的实 时采集。

　　4 系统软件实现

　　4.1 FPGA 程序的设计

　　在FPGA 内部主要完成目标坐标信息的提取，实时存储与传输控制模块工作流程图如图 4 所示。

　　图4 FPGA 工作流程图

　　采集系统与PC104 之间的数据交换采用PCI 总线实现。具体方法为：在FPGA 内部配 置一片2K×16bits 的双口RAM。当检测到回波目标时，将此时刻的距离、方位计数值存入 RAM 存储器，作为该目标的坐标信息。当检测到距离结束信号时则将该段时间内所有目标 的信息数据打包发送至PC104 进行后续的信号处理，如果再探测周期内没有回波目标则不 传送数据。

　　4.2 用户程序设计

　　用户程序主要完成雷达采集信号的航迹处理、参数计算、实时显示和实时存盘。本系统 的用户程序采用VC++作为开发工具，在WINDOWS操作系统下完成。工作过程如下：首先 通过PC机通过PCI总线接口，将信号采集的参数进行设置并存入FPGA内的存储单元，FPGA 则根据这些设定的参数对目标信号进行采集；PC机在接收到中断信号后，对RAM存储器内的 距离、方位数据进行读取并处理。然后用户可以通过显示器观察目标回波信号，同时将目标 数据以二进制格式实时保存在PC机上的磁盘阵列上，供Matlab等软件进一步分析和对交通事 故重现使用。系统的显示界面如图5所示。

　　图5 系统显示界面

　　5 总结

　　本文通过FPGA+PC/104 相结合，对来自雷达接收机的原始视频信号进行采集、与数字 化处理，使雷达具备了目标威胁等级*判功能，且全程无需人工干预。实现了原雷达功能的 功能扩展与延伸。大规模可编程逻辑器件与工控PC机相结合的方案，整个系统具有体积小、 实时数据处理、以及方便的进行在线系统的改进与升级的特点。 作者的创新点：该系统运用FPGA+PC/104及其扩展模块实现数据采集、处理。系统克服了 传统PC机的缺点，具有体积小、功耗低、可靠性高等特点。

上一页  [1] [2]