复杂SoC设计中的功率管理 (下)

文章摘要： dc_shell> set_clock_gating_signals -design TOP -exclude { A B } 总之，最佳的代码编制是由以下四种方式中的任意一种实现的基本同步负载使能，这些实现方式可以混用，也可以相互嵌套。 "If-Else"语句 条件赋值 "Case"语句 "For"循环 除了RTL级优化外，Power Compiler还采用下列门级优化技术(按优先次序排列)，同时对功率、时序和面积进

复杂SoC设计中的功率管理 (下),标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com

       dc_shell> set_clock_gating_signals -design TOP -exclude

       { A B }

       总之，最佳的代码编制是由以下四种方式中的任意一种实现的基本同步负载使能，这些实现方式可以混用，也可以相互嵌套。  

       "If-Else"语句
       条件赋值 
       "Case"语句 
       "For"循环

---

       除了RTL级优化外，Power Compiler还采用下列门级优化技术(按优先次序排列)，同时对功率、时序和面积进行优化：

       尺寸选择(sizing)；

       优化技术(technology mapping) ；

       引脚交换(pin swapping) ；

       因子分解(factoring)；

       缓冲器插入(buffer insertion)；

       相位分配(phase assignment)

       这些优化要求采用具有功率特性的库。由于 Power Compiler自动保持时序，并在设计人员的约束下维持设计的面积 ，因此，这项工具实现了门级的“一键式”(push-button)功率节省。

       高水平功率管理范例

       为了表明SoC中高水平功率管理的潜力，Synopsys公司与ARM、NS和Artisan公司共同合作，制造了一款用于验证大幅节省功耗效果的测试芯片。此芯片采用专门的硬件和软件，以控制不同芯片域内的电压和时钟频率，并对本文上述的电压和频率按比例缩放技术应用了高层次控制。

       控制组件包括了ARM公司的Intelligent Energy Manager软件，此软件用于平衡处理器的工作负载和能量消耗。而NS公司所提供的PowerWise硬件监控性能以及与电压调节器的通信，其目的是在每一种工作频率下，将供电电压按比例缩小至最低的工作电平。这套系统能够对由于制造工艺所产生的硅芯片性能差别以及由于温度波动所造成的运行时间性能变化进行补偿。

       这款240MHz的芯片分为三个主要的电源域：可缩放电压的CPU电源、存储器电源域和供芯片其它部分使用的标准固定电压域。这些相互独立的电源域能够对CPU和RAM进行精确的电压控制和电流测量。标准单元和电平转换器的工作范围是0.7~1.32V。

       针对大量应用高速缓存的工作负载，对处理工作负载的功耗和精确时间均进行了测量，并对仅使用动态频率按比例缩放的效果和同时使用动态电压和频率按比例缩放的效果进行了比较。图8总结了标准化至1.2V工作电压下的结果。图中表明功率节省仅是在芯片的动态电压和频率按比例缩放子系统中。通常在这样的SoC中，有些芯片无法进行电压按比例缩放，如外部存储器等部件通常只能工作在固定的电压下，因此设计分区和规划时必须考虑到系统级的功率节省。

       与只有频率按比例缩放相比，电压和频率均按比例缩放可以显著降低能量消耗。例如，在120MHz下运行时，能够削减一半的功耗要求，但如果同时对供电电压进行按比例缩放，就能将功耗削减80%。

       结语

       通过将各种功率管理技术相结合，能够使芯片功耗大幅降低，就像由Synopsys、ARM、NS和Aritisan等公司的测试芯片所获得的那样。典型的SoC设计可能不需要用到所有这些技术，但是主流的解决方案已经存在，可以满足全部的设计要求。

       设计人员应根据详尽的功率分析和对可用工具功能的充分了解，选择正确的解决方案。在设计流程中应尽早分析功率要求，以避免发生与功率相关的错误。因为层次较高的技术能够最大程度地节省功率，所以早期分析还有益于功率目标的实现。

上一页  [1] [2] [3] [4]