SoC原型验证技术的研究

文章摘要： 摘要：快速系统原型技术已成为SoC(片上系统)验证的主要手段之一，但大多数年原型描述仍使用Verilog/VHDL语言，描述效率低。以软件编译式系统设计（SCSD）为基础，提出了SoC的原型验证流程，用Handel-C语言描述SoC原型，并直接实现在原型验证硬件上；用SCSD的软件工具、RC1000和RC200硬件平台搭建一个SoC原型验证系统的样机，并在样机上完成了Lena图像处理SoC的原型验证；在反复试验的基础上，改进了SoC原型验证流程，并设计出了新的原型电路板。 关键词：原型 SoC 验证 软件编译式系统设计 Handel-C由于SoC 设计复杂度不断增加，使得缩短面市时

SoC原型验证技术的研究,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com

摘要：快速系统原型技术已成为SoC(片上系统)验证的主要手段之一，但大多数年原型描述仍使用Verilog/VHDL语言，描述效率低。以软件编译式系统设计（SCSD）为基础，提出了SoC的原型验证流程，用Handel-C语言描述SoC原型，并直接实现在原型验证硬件上；用SCSD的软件工具、RC1000和RC200硬件平台搭建一个SoC原型验证系统的样机，并在样机上完成了Lena图像处理SoC的原型验证；在反复试验的基础上，改进了SoC原型验证流程，并设计出了新的原型电路板。

关键词：原型 SoC 验证 软件编译式系统设计 Handel-C

由于SoC 设计复杂度不断增加，使得缩短面市时间的压力越来越重。虽然充分利用IP核大大减少了SoC 的设计时间，但SoC 验证仍然非常复杂耗时。SoC 和ASIC的最大不同之处在于它的系统特性，除了大量硬件模块之外，SoC 还需要大量的软硬件和软件，如操作系统、驱动程序、通讯协议以及应用程序等。SoC 硬件模块数目众多、内嵌软件复杂，传统的基于逻辑模拟的验证方式已不再可行。尤其是软硬协同验证时，模拟时间之长令人难以忍受。为了缩短SoC 验证时间，快速系统原型（Rapid System Protorype）验证，即硬件原型和软件原型结合验证，已经成SoC 流程前期阶段的常用手段。

快速系统原型验证的本质在于快速地实现SoC 设计中的硬件模块，让软件模块在真正的硬件上高速运行，实现SoC 设计的软硬件协同验证。该技术实现的基础是强大的FPGA和有力的设计描述及编译工具。原型验证系统由三个部分组成：系统硬件、软件编译器和运行程序。系统硬件设计的核心部分是定制的FPGA并系统，用来实现SoC 设计中的关键模块和Mpeg编码器，系统硬件的常规模块可由商用芯片实现。软件编译器则把寄存器级或门级设计及其验证环境扁平化，映射到系统硬件。运行程序控制原型系统的运行、设计调试，一般采用C-API编程，并且有开关的软件结构，便于后期紧密集成。

快速系统原型验证采用商用芯片实现设计中的常用模块，只有核心模块才用FPGA实现，因此提高了原型系统的速度，减少了原型描述及其实现的工作量，降低了原型验证系统的成本，更适合于开发出针对某个领域的验证平台。但目前的SoC 原型的描述主要使用Verilog或者VHDL，描述的级别低、复杂度高、容易出错，因此不能很快地实现SoC 的原型。本文的目的就是找出一种方法，用高级语言（如C语言）来描述SoC 的原型，并实现在设计的原型验证硬件上。

1 SoC 原型的Handel-C描述及其实现淤积

Celoxica公司提出的软件编译式系统设计（Software Compiled System Design,SCSD）把软件设计技术引入硬件设计，直接用Handel-C语言描述硬件设计，大大改善了（DK）、平台开发工具（PDK）以及系统级硬件描述语言Handel-C等。DK可以编辑、模拟、调试并编译Handel-C源代码，生成EDIF、Verilog或VHDL代码，并能够与ModelSim一起协同模拟Handel-C和Verilog设计。PDK由数据流管理器（DSM）、平台抽象层（PAL）和平台支持库（PSL）三个层面构成。通过DSM，可以很方便地在软件和硬件之间实现转移设计的功能，便于快速地划分设计，找到最优的划分方案；PAL提供与API方式访问原型电路板一致的硬件资源，实现Handel-C设计的可移植性；PSL为DK和Handel-C设计提供与电路板、可编程器件或开发工具有关的支持，更接近驱动程序的概念。

SCSD的整套软件工具能够把Handel-C描述的设计直接实现到FPGA上，因此非常适合SoC 原型的描述及其实现。本文以SCSD为基础，提出了SoC /IP的原型验证流程，如图1所示。

[1] [2] [3]  下一页