实现DAC同步的简单的高速逻辑电路图

文章摘要：如果DAC使用方波(比如ECL)时钟，两个DAC之间的同步可以用如图所示的简单的高速逻辑电路来实现。为了简单明了，该原理图中的逻辑配置只能实现单端功能。但是实际应用中会使用差分逻辑如ECL来实现高速和低噪声性能。电路图 src="/pd_dianzi/UploadPic/2010-11/20101121144058807.gif" border=0 style="cursor:pointer;" onload="return imgzoom(this,600);" onclick="javascript:window.o

实现DAC同步的简单的高速逻辑电路图,标签：电路图讲解,电路图练习,http://www.88dzw.com
　　如果DAC使用方波(比如ECL)时钟，两个DAC之间的同步可以用如图所示的简单的高速逻辑电路来实现。为了简单明了，该原理图中的逻辑配置只能实现单端功能。但是实际应用中会使用差分逻辑如ECL来实现高速和低噪声性能。

电路图 src="/pd_dianzi/UploadPic/2010-11/20101121144058807.gif" border=0 style="cursor:pointer;" onload="return imgzoom(this,600);" onclick="javascript:window.open(this.src);" style="cursor:pointer;"/>

　　图：实现DAC同步的简单的高速逻辑电路图