一种ASIC硬件图像匹配最大互相关算法的设计和实现

文章摘要：从表2可看出，采用专用集成电路LS9501可大大加快图像匹配运算速度，而且编程比较简单，实现容易，实测结果令人满意的。本研究为国家"九五"预研项目"高速数字信号处理机技术"的一部分，已通过国家验收，并已应用于高速图像相关计算机中。这一研究的成功使我们看到了打破西方禁售策略的一种简单可行的方法。在实验中我们发现LS9501具有非常大的提高其实时性的潜力，现分析如下：在实验中发现，LS9501内部图像数据移位寄存器时钟和3级加法器寄存器时钟不为同一时钟，这使得卷积模块的并行效率大为降低。如果将其改进为同一时钟，那笃在图3所示单机系统结构中，对（36x36）实

一种ASIC硬件图像匹配最大互相关算法的设计和实现,标签：电路设计,http://www.88dzw.com
　　从表2可看出，采用专用集成电路LS9501可大大加快图像匹配运算速度，而且编程比较简单，实现容易，实测结果令人满意的。

　　本研究为国家"九五"预研项目"高速数字信号处理机技术"的一部分，已通过国家验收，并已应用于高速图像相关计算机中。这一研究的成功使我们看到了打破西方禁售策略的一种简单可行的方法。在实验中我们发现LS9501具有非常大的提高其实时性的潜力，现分析如下：

　　在实验中发现，LS9501内部图像数据移位寄存器时钟和3级加法器寄存器时钟不为同一时钟，这使得卷积模块的并行效率大为降低。如果将其改进为同一时钟，那笃在图3所示单机系统结构中，对（36x36）实时图与（128x128）或（150x150）基准图图像匹配时间将分别为394ms和592ms,图像匹配速度提高约1倍（软件模拟）。另外在实验的单机系统结构中，卷积模块完全靠TMS320C30控制，其时钟输入依赖TMS320C30读写信号，而且TMS329C30对外部存储器连续时读写信号不变化[1],必须加NOP指令以使读写信号变化。这样LS9501的性能没有得到完全发挥，而且TMS320C30也不能处理其它任务，二者依赖性太大，相互制约，并行度和实时性难以得到提高。卷积模块发展为智能卷积处理器，那么硬件结构右发展为主从式双机计算机系统结构：主机为DSP,从机为卷积处理器。这种系统结构可使DSP与卷积器的依赖 性降到最低，提高任务级并行性，也可最大限挥LS9501的性能，从而提高图像匹配的速度。在不增加单芯片实现的卷积规模条件下，开发更高速度的LS9501,同样可提高图像匹配的速度。不容质疑，提高单芯片实现的卷积规模必将较大地提高图像匹配的速度。

　　由实验结构及以上分析可以预见，图像匹配最大互相关的专用ASIC实现方法是一个简单可行的方法，并具有很好的发展前景，完全可以开发体积小、成本低、速度与TI公司C6000系列高性能DSP的速度相比美的卷积处理器。
 

上一页  [1] [2] [3]