基于FPGA的LDPC编码器设计与实现

  • 名称：基于FPGA的LDPC编码器设计与实现
  • 类型：EDA/PLD
  • 授权方式：免费版
  • 更新时间：10-10 20:47:47
  • 下载要求：无需注册
  • 下载次数：6288次
  • 语言简体中文
  • 大小：838 KB
  • 推荐度：3 星级
《基于FPGA的LDPC编码器设计与实现》简介

标签：eda技术,
本文利用FPGA实现了基于RU算法的编码器设计实现。在Quartus II软件环境下对LDPC编码器进行仿真，使用Stratix系列EP1s25F672I7芯片，对码长为504的码字进行编码。编码器占用约9%的逻辑单元，约5%的存储单元，综合后时钟频率达到120MHz，数据吞吐率达到33Mb/s，基本符合编码器设计的要求。该编码器结构是一种通用的设计方案，可以应用于各种不同的LDPC编码中，但由于其采用通用的编码算法，实现的复杂度高于某些特殊结构的LDPC码编码器，比如准循环LDPC码。另外通过优化时序和编码结构，可以进一步提高本文的编码器的编码速度。， 大小：838 KB
进入下载地址列表
Tag:EDA/PLD，eda技术，EDA/PLD

《基于FPGA的LDPC编码器设计与实现》相关下载

编辑推荐

分类导航
最新下载
下载排行