印刷电路板（PCB）的电磁兼容设计

文章摘要：图2:PCB地线分割3.3基准面的射频电流抑制：不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。由于流动在负载和电源之间的射频电流的影响，长的返回通路将在彼此之间产生射频耦合，因此返回通路应当尽可能的短，环路区域应当尽可能的校3.4布线分离：布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。所有的信号(时钟，视频，音频，复位等等)在线与线。边沿到边沿间应在空间上远离。为了进一步的减小电磁耦合，将基准地布放在关键信号附近或之间以隔离其他信号线上产生的或信号线相互之间产生的耦合噪声。3.5电源线设计：

印刷电路板（PCB）的电磁兼容设计,标签：pcb培训,pcb是什么,pcb软件,http://www.88dzw.com

　　图2:PCB地线分割

　　3.3基准面的射频电流抑制：

　　不管是对多层PCB的基准接地层还是单层PCB的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，PCB的电磁兼容性能越好。由于流动在负载和电源之间的射频电流的影响，长的返回通路将在彼此之间产生射频耦合，因此返回通路应当尽可能的短，环路区域应当尽可能的校

　　3.4布线分离：

　　布线分离的作用是将PCB同一层内相邻线路之间的串扰和噪声耦合最小化。

　　所有的信号(时钟，视频，音频，复位等等)在线与线。边沿到边沿间应在空间上远离。为了进一步的减小电磁耦合，将基准地布放在关键信号附近或之间以隔离其他信号线上产生的或信号线相互之间产生的耦合噪声。

　　3.5电源线设计：

　　根据印制线路板电流的大小，尽量加粗电源线宽度，减少环路电阻。同时。使电源线。地线的走向和数据传递的方向一致，这样有助于增强抗噪声能力。

　　3.6抑制反射干扰与终端匹配：

　　图3:常用终端匹配方法

　　图4:时钟信号的匹配

　　为了抑制出现在印制线终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配。终端匹配方法比较多，常见终端匹配方法见图3所示。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。时钟信号较多采用串联匹配，见图4所示。

　　3.7保护与分流线路：

　　在时钟电路中，局部去耦电容对于减少沿着电源干线的噪声传播有着非常重要的作用。但是时钟线同样需要保护以免受其他电磁干扰源的干扰，否则，受扰时钟信号将在电路的其他地方引起问题。

　　设置分流和保护线路是对关键信号(比如：对在一个充满噪声的环境中的系统时钟信号)进行隔离和保护的非常有效的方法。PCB内的分流或者保护线路是沿着关键信号的线路两边布放隔离保护线。保护线路不仅隔离了由其他信号线上产生的耦合磁通，而且也将关键信号从与其他信号线的耦合中隔离开来。

　　分流线路和保护线路之间的不同之处在于分流线路不必两端端接(与地连接),但是保护线路的两端都必须连接到地。为了进一步的减少耦合，多层PCB中的保护线路可以每隔一段就加上到地的通路。

　　3.8局部电源和IC间的去耦：

　　在直流电源回路中，负载的变化会引起电源噪声。例如在数字电路中，当电路从一个状态转换为另一种状态时，就会在电源线上产生一个很大的尖峰电流，形成瞬变的噪声电压。局部去耦能够减少沿着电源干线的噪声传播。连接着电源输入口与PCB之间的大容量旁路电容起着一个低频骚扰滤波器的作用，同时作为一个电能贮存器以满足突发的功率需求。此外，在每个IC的电源和地之间都应当有去耦电容，这些去耦电容应该尽可能的接近IC引脚，这将有助于滤除IC的开关噪声。

　　配置去耦电容可以抑制因负载变化而产生的噪声，是印制线路板的可靠性设计的一种常规做法，配置原则如下：

　　(1)电源输入端跨接10~100μF的电解电容器。如有可能，接100μF以上的更好。

　　(2)原则上每个集成电路芯片都应布置一个0.01μF的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10μF的钽电容。这种器件的高频阻抗特别小，在500kHz～20MHz范围内阻抗小于1Ω，而且漏电流很小(0.5μA以下)。最好不用电解电容，电解电容是两层溥膜卷起来的，这种结构在高频时表现为电感。

上一页  [1] [2] [3] [4] [5] [6] [7] [8]  下一页