基于CPLD的单片机PCI接口设计

文章摘要：在CPLD内设有13个8位寄存器用来保存进行一次PCI总线读写时所需要的数据，其中pci_address0～pci_address3是读写时的地址数据；pcidatas0～pci_datas3是要往PCI设备写的数据；pci_cbe[3～0]保存地址周期时的总线命令，pci_cbe[7～4]保存数据周期时的字节使能命令；pci_data0～pci_data3保存从PCI设备返回的数据；pci_request是PCI总线读写操作状态寄存器，用于向单片机返回一些信息。当单片机往pci_cbe寄存器写入一个字节的时候，会复位CPLD中的状态机，触发CPLD进行PCI总线的读写操作；单片机则通过查询p

基于CPLD的单片机PCI接口设计,标签：fpga是什么,fpga教程,http://www.88dzw.com

在CPLD内设有13个8位寄存器用来保存进行一次PCI总线读写时所需要的数据，其中pci_address0～pci_address3是读写时的地址数据；pcidatas0～pci_datas3是要往PCI设备写的数据；pci_cbe[3～0]保存地址周期时的总线命令，pci_cbe[7～4]保存数据周期时的字节使能命令；pci_data0～pci_data3保存从PCI设备返回的数据；pci_request是PCI总线读写操作状态寄存器，用于向单片机返回一些信息。当单片机往pci_cbe寄存器写入一个字节的时候，会复位CPLD中的状态机，触发CPLD进行PCI总线的读写操作；单片机则通过查询pci_request寄存器得知读写操作完成，再从pci_data寄存器读出PCI设备返回的数据。

CPLD中状态机的状态转移图如图3所示。每一个状态对应FRAME与IRD信号的一种输出，而其它输入输出信号线可由这两个信号线和pci_cbe的值及TRDY的状态决定。当FRAME为有效时，AD[31～0]由pci_address驱动，而C/BE[3～0]由pci_cbe低4位驱动；当IRDY有效时，C/BE[3～0]视总线命令，要么由pci_cbe高4位驱动，要么设为高阻态，而AD[31～0]在pci_cbe[0]为“0”时，（PCI读命令）设为高阻态，而在pci_cbe[0]为“1”时（PCI读命令）由pci_datas驱动。另外一方面，一旦TRDY信号线变为低电平，AD[31～0]线上的数据被送入pci_data寄存器，而C/BE[3～0]线上的数据被送入pci_request寄存器的低4位。

考虑到在不正常情况下，PCI设备不会对PCI总线作出响应，即TRDY不会有效，为了不使状态机陷入状态S2的僵持局面，另外增设了一个移位计数器mycounter。当IRD信号有效时，计数器开始计数。计数溢出之后，不论PCI总线操作是否完成，状态机都会从状态S2转移到状态S3，即结束PCI总线操作。当TRDY有效时，会立即置位mycounter.cout。

PCI总线操作是否正确完成，可查询pci_request的最高位是否为“1”，而IRDY与FRAME的值可分别查询pci_request的第4位和第5位。这两位反映了PCI总线操作所处的状态，两位都为“1”时可以认为PCI总线操作已经完成。在实践中，如果单片机的速度不是足够快的话，可以认为PCI总线操作总是即时完成的。这几位的实现可参考源程序。

2 PCI设计接口实现

2.1 CPLD ABEL HDL程序设计

我们针对8位单片机控制PCI以太网卡进行了程序设计，CPLD器件选用ALTERA的MAX7000系列。针对以太网卡的特点在逻辑上进行了再次简化，最张程序将适配进EPM7128芯片中，并在实践中检验通过。

以太网卡仅支持对配置空间和I/O空间的读写操作，而且这两个空间的地址都可以设置在0xFF以内，所以可以只用一个pci_address0寄存器，其它地址都直接设为“0”；如果再限制，每次只往网卡写入一个字节数据，则可以只用一个pci_datas0寄存器，其它数值在具体操作时设成与pci_datas0寄存器的一样即可。

以下是ABEL HDL主要源码。其中16dmux是4～16位译码器，用于地址译码，选通CPLD内的寄存器；8dffe是8位的DFFE；abelcounter是8位移位计数器；mylatch8与mylatch1分别为8位与1位锁存器，而mylatchc是带清零1位锁存器；其它以“my”开始的变量都是三态缓冲器，以“out”开始的变量是三态节点，以“e”开始的变量是普通节点。这此在程序中不再声明。

SUBDESIGN abelpci

（

P2[7..3] : INPUT;

READ0 : INPUT

WRITE0 : INPUT;

P0[7..0] : BIDIR;

CLK : INPUT;

TRDY0 : INPUT;

AD[31..] : BIDIR;

CBE[3..0] : BIDIR;

IRDY0 : OUTPUT;

FRAME0 : OUTPUT;

)

VARIABLE

decoder : 16dmux;

mycounter : abelcounter;

pci_cbe : 8DFFE;

pci_address0 : 8DFFE;

pci_datas0 : 8DFFE;

pci_request[6..0] : mylatch1;

pci_request7 : mylatchc;

pci_data0 : mylatch8;

pci_data1 : mylatch8;

pci_data2 : mylatch8;

pci_data3 : mylatch8;

ss : MACHINE OF BITS (FRAME0,IRDY0)

上一页  [1] [2] [3]  下一页