从FPGA实现的角度对大约束度Viterbi译码器中路径存储

文章摘要：针对问题(2)，综合考虑资源占用与译码速度，并兼顾基4算法的实现，决定采用4个基4蝶形单元并行工作，每个蝶形单元(ACS)串行处理16个状态的串并结合方式。在Viterbi译码器的实现过程中，计算当前时刻的路径度量需用到前一时刻的路径度量，所以必须对路径度量加倍缓存。本文提出了一种同址的路径度量存储方法，可以减少存储单元数量，而不影响译码速度。下面将详述该方法的原理及实现过程。3 路径度量同址存储的原理与实现Viterbi译码器的复杂性及所需存储器容量随着约束长度K成指数增加，Viterbi译码器每解码一位信息位就需对2K-1=28=256个寄存器进行路径度量，并对相应的存储单元进行读写，这样

从FPGA实现的角度对大约束度Viterbi译码器中路径存储,标签：fpga是什么,fpga教程,http://www.88dzw.com

针对问题(2)，综合考虑资源占用与译码速度，并兼顾基4算法的实现，决定采用4个基4蝶形单元并行工作，每个蝶形单元(ACS)串行处理16个状态的串并结合方式。

在Viterbi译码器的实现过程中，计算当前时刻的路径度量需用到前一时刻的路径度量，所以必须对路径度量加倍缓存。本文提出了一种同址的路径度量存储方法，可以减少存储单元数量，而不影响译码速度。下面将详述该方法的原理及实现过程。

3 路径度量同址存储的原理与实现

Viterbi译码器的复杂性及所需存储器容量随着约束长度K成指数增加，Viterbi译码器每解码一位信息位就需对2K-1=28=256个寄存器进行路径度量，并对相应的存储单元进行读写，这样度量路径的存储管理就成了提高译码速度的一个重要环节。

通常，计算出来的度量路径可以存储在RAM中或者是寄存器中。对于约束度很大的Viterbi译码器而言，在VLSI应用中使用RAM来存储比使用寄存器更节省芯片面积，所以本文采用RAM存储的方式。状态度量的更新有两种模式，一种是ping-pong模式，即乒乓模式，一种是同址存储模式。乒乓模式是使用两块存储器，一块存储前一时刻的路径度量，另一块则存储更新后的路径度量。当前时刻ACS从一块存储器中读取前一时刻的路径度量，然后进行加比选运算，更新完的路径度量存入另一块存储器中。这种模式的缺点是需要两块路径度量存储器，优点是控制电路比较简单。另一种同址存储模式只需要一块路径度量存储器来进行度量的更新，每一次的更新度量都覆盖前一时刻的路径度量。因此这种模式所需的存储器容量只是乒乓模式的一半。

在维特比算法中，译码状态的转移导致路径度量的读出和写人状态不同，这样在用FPGA实现时，可以用双口RAM来实现。同时，为配合4个基4蝶形单元同时读出和写入16个路径度量的需要，应将各个路径状态分组，因此，我们采用16块双口Block RAM。

根据上面分析结果，16块RAM的RAM1～RAM16分别存储状态的路径度量，这里以状态来代替其相应的路径度量。设第n时刻路径度量在各RAM的存储示意如表1所示。

(1) 从n时刻到n+1时刻路径度量更新过程如下：

首先，读表1中RAM1，5，9，13，RAM2，6，10，14，RAM3，7，11，15，RAM4，8，12，16的数据，对应第1～第4个基4；例如从RAM1，5，9，13中读取第0位的状态0，64，128，192，经过第1个基4单元运算后，得到状态0，1，2，3，存入原来的状态0，64，128，192的位置(如表2所示)。这样从第1～16位依次读取数据，经过相应的基4蝶形单元运算，写入RAM1～RAM16中相应的位置，这样，从n时刻到n+1时刻的所有状态的路径度量都得到了更新，但存储于各RAM中的状态位置发生了变化，其路径度量如表2所示。

(2) 从n+l时刻到n+2时刻的路径度量的更新

此时，读表2中RAM1，2，3，4，RAM5，6，7，8，RAM9，10，11，12，RAM13，14，15，16的数据，对应第1～第4个基4。例如读RAM1～4的第0，4，8，2位的状态0，64，128，192，经过第一个基4单元运算后，得到数据0，1，2，3，存入原来的状态0，64，128，192的位置(如表3所示)。读写的过程与写回RAM时的原理同上(同址存储)，不同之处是读写RAM时的地址厕序，其读写地址如表5所示。更新后的n+2时刻的路径度量存储于各RAM的示意图如表3所示。

(3) 从n+2时刻到n+3时刻的路径度量的更新

此时，读表3中RAM1，2，3，4，RAM5，6，7，8，RAM9，10，11，12，RAM13，14，15，16的数据，对应第1～第4个基4。例如读RAM1～4的第0，1，2，3位的状态0，64，128，192，经过第一个基4单元运算后，得到状态0，1，2，3，存入原来的状态0，64，128，192的位置(如表4所示)。读写的过程与写回RAM时的原理同上(同址存储)，不同之处是读写RAM时的地址顺序，其读写地址如表6所示。更新后的n+3时刻的路径度量存储于各RAM的示意图如表3所示。

上一页  [1] [2] [3]  下一页