基于SRAM的可重配置电路

文章摘要：数据从AT24C256读出时，可采用读当前地址、随机读和顺序读三种方式。这三种方式中，顺序读的最简单，速度最快，因为在同一片AT24C256中，仅需要写入一次读命令就可以按顺序从0地址开始直至读完整片AT24C256中的全部数据。AT24C256顺序读的时序图如图3所示。比较图2和图3，可以看出PLD的PS配置时序图和AT24C256顺序读时序图有很多相似之处，其唯一的差别在于：在PS配置方式中，其数据配置顺序是序列的最低位最先输入，而I2C总线读过程则是其序列的最高位最先输出，它们之间的输入和输出顺序刚好相反。如果将PLD的配置文件通过一定的预处理，使其配置数据的最低位存储在EEPROM的最

基于SRAM的可重配置电路,标签：fpga是什么,fpga教程,http://www.88dzw.com

数据从AT24C256读出时，可采用读当前地址、随机读和顺序读三种方式。这三种方式中，顺序读的最简单，速度最快，因为在同一片AT24C256中，仅需要写入一次读命令就可以按顺序从0地址开始直至读完整片AT24C256中的全部数据。AT24C256顺序读的时序图如图3所示。

比较图2和图3，可以看出PLD的PS配置时序图和AT24C256顺序读时序图有很多相似之处，其唯一的差别在于：在PS配置方式中，其数据配置顺序是序列的最低位最先输入，而I2C总线读过程则是其序列的最高位最先输出，它们之间的输入和输出顺序刚好相反。如果将PLD的配置文件通过一定的预处理，使其配置数据的最低位存储在EEPROM的最高位上，则在配置过程中，从EEPROM I2C总线上读出的当前位数据正好是PS配置时需要输入到PLD中去的当前位，这将是提高ICR的配置速度，缩短配置时间的最有效措施，其具体过程如下：

用户设计的PLD程序经MAXPLUS Ⅱ的编绎后将产生一个后缀为.sof的SRAM的SRAM目标文件，该文件含有除配置数据以外的控制字符，不能直接写入到PLD中去，需要利用MAXPLUS Ⅱ的编程文件转化功能使其生成一个后缀为.ttf的表格文本文件，该文件是不带任何附加符号的PLD配置文件，可以直接配置到PLD中去。该文件中每一字节在下载到ICR控制电路的EEPROM之前，将D7 D6 D5 D4 D3 D2 D1 D0变换为D0 D1 D3 D4 D5 D6 D7之后再写入EEPROM中，则在PLD配置过程中，其配置数据不经任何处理，从EEPROM读出的当前位数据就是此时需要配置到PLD中去的当前位数据（这是作者为什么采用时钟频率较慢的I2C的EEPROM，而没有采用时钟频率相对较快，但没有顺序读功能的SPI接口的EEPROM的原因），从而达到了缩短ICR控制电路配置时间的目的。

结论

本文介绍了一种基于微控制器的PLD ICR控制电路，该控制电路结构简单、占用空间小、性价比较高，适用于需要ICR功能的电子装置中，该ICR控制电路是为配置ALTERR系列PLD器件来设计的，稍加屐也适用于XILINX公司的FPGA器件。这个配置电路的主要弱点在于配置速率较慢，只能适应用于配置速率要求不高的应用。

注：文中的一个概念是ICR（In-Circuit Reconfigurability，在电路可重配置），ICR是ALTERA提出的概念，它和目前ISP（In System Programmabled，在系统编程）相并列的一个概念与IAP（In Application re-Programmable）的意义相差不大。但笔者使用的是ALTERA的PLD，因此在文中采用了ICR这个概念

上一页  [1] [2]