补码加、减运算规则

文章摘要： 101000 010011 1101100（4） （5） （6） 这全都是溢出情况，前4个使用一个符号位，后2个使用二个符号位。用前面说的任何一种表述解释这里的溢出都是可以的。例如，对于（1），从正加正的得负，或数据位向符号位送的进位值为1，而符号位送向更高位的进位值却为0，二者不相同，或在（5）中使用双符号位方案时，其双符号位结果为01，都是运算结果溢出。凡补码加减运算其结果不属于上述情况的，均不是溢出，结果的符号位和数值位均正确。这里虽然讨论的都是加法运算，对减运算亦适用。正减负等同正加正，正减正等同正加负，正如前面说过的，减运算也是用加法器完成的。例如：01011 11101 001

补码加、减运算规则,标签：电子电路基础,模拟电路基础,http://www.88dzw.com

　 101000 　　　　　　010011 　　　　 1101100
　　（4） 　　　　　　（5） 　　　　　　（6）

　　这全都是溢出情况，前4个使用一个符号位，后2个使用二个符号位。用前面说的任何一种表述解释这里的溢出都是可以的。例如，对于（1），从正加正的得负，或数据位向符号位送的进位值为1，而符号位送向更高位的进位值却为0，二者不相同，或在（5）中使用双符号位方案时，其双符号位结果为01，都是运算结果溢出。

　　凡补码加减运算其结果不属于上述情况的，均不是溢出，结果的符号位和数值位均正确。这里虽然讨论的都是加法运算，对减运算亦适用。正减负等同正加正，正减正等同正加负，正如前面说过的，减运算也是用加法器完成的。例如：
　　
　　01011 　　　　　11101 　　　　　001011 　　　　111101
　+ 00100 　　　　+ 11010 　　　　+ 000100 　　　+ 111010
　　
　　01111 　　　　　10111 　　　　　001111 　　　　110111
　　（1） 　　　　　（2） 　　　　　 （3） 　　　　 （4）

　　（1）、（2）使用一位符号位，（3）、（4）使用二位符号位，符号位送向更高位的进位值，不论其值为0或为1一律在取模后丢弃。

　　有了上述说明，就可以用图2.5的逻辑线路完成二补码数的加减运算。
运算前，X、Y寄存器分别存储被加（减）数 和 加（减）数，计算结果存回X寄存器；F为加法器，能在命令X→F和Y→F信号的控制下接收两个寄存器中的数据并完成加法运算，运算结果在F→X命令信号的控制下接收回X寄存器中。

　　为实现减运算，应将Y寄存器中补码数据的负数表示送到加法器F，这可以通过送Y寄存器中每位数据的反码并在F的最低位给出进位1输入信号变通完成，用/Y→F和1→F控制命令实现。


图2.5 实现补码加减运算的逻辑电路

上一页  [1] [2]