16×16位定点数加、减法模块设计思路

文章摘要：程序实现两个16×16位有符号数加＜减运算，其和或差用一个16位数表示。在子程序中，减法是通过对减数求补后再与被减数相加来实现的。因此，当程序从D_sub进入子程序时为减法，当从D_add进入子程序时为加法。子程序的入口条件和出口条件如下。入口条件：16位被加数／被减数存放在ACCBHI、ACCBL0中；位加数／减数存放在ACCAHI、ACCALO中。出口条件：16位和／差存放在ACCBHI和ACCBLO中。

16×16位定点数加、减法模块设计思路,标签：电子电路基础,模拟电路基础,http://www.88dzw.com

　　程序实现两个16×16位有符号数加＜减运算，其和或差用一个16位数表示。在子程序中，减法是通过对减数求补后再与被减数相加来实现的。因此，当程序从D_sub进入子程序时为减法，当从D_add进入子程序时为加法。

　　子程序的入口条件和出口条件如下。

　　入口条件：16位被加数／被减数存放在ACCBHI、ACCBL0中；

　　位加数／减数存放在ACCAHI、ACCALO中。

　　出口条件：16位和／差存放在ACCBHI和ACCBLO中。