基于87C51FB单片机的跳频控制器的设计与实现

文章摘要： 下面再叙述跳频控制器接收通路的工作原理。 （1）RAI把接收信号RXBBR通到位同步器BIS、相关器COR，并经线性均衡器加到FC。 （2）COR将接收的数据和CPU提供的基准序列进行逐bit的比较，当一致bit数大于CPU提供的门限时，COR给出相关脉冲。 （3）正相关脉冲和负相关脉冲加到位于RC模块的SYTD微电子模块。SYTD监视正相关脉冲，以便检测同步序列。当检测到同步序列时，SYTD产生信号S4。S4的出现受一窗口信号W2的控制。 （4）bit同步器BIS使跳频控制器的接收时钟FOUT与接收数据的实际时钟速率同步。在收发信机模块的4ms换频间隔期间和接收同步数据时，一窗口信号W1堵

基于87C51FB单片机的跳频控制器的设计与实现,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com

下面再叙述跳频控制器接收通路的工作原理。

（1）RAI把接收信号RXBBR通到位同步器BIS、相关器COR，并经线性均衡器加到FC。

（2）COR将接收的数据和CPU提供的基准序列进行逐bit的比较，当一致bit数大于CPU提供的门限时，COR给出相关脉冲。

（3）正相关脉冲和负相关脉冲加到位于RC模块的SYTD微电子模块。SYTD监视正相关脉冲，以便检测同步序列。当检测到同步序列时，SYTD产生信号S4。S4的出现受一窗口信号W2的控制。

（4）bit同步器BIS使跳频控制器的接收时钟FOUT与接收数据的实际时钟速率同步。在收发信机模块的4ms换频间隔期间和接收同步数据时，一窗口信号W1堵塞FOUT信号。

（5）FC把接收数据送到FIFO寄存器，然后从FIFO寄存器送到RAI或DM。接收方式时FC的工作方式和发送方式时的相反，即，数据以18.3kHz速率注入控制器，并以16kHz速率从控制器读出。

（6）出现在FC输出端的串序数据加到DM。DM把数据变换成模拟信号，并送到RAI。

2.2.3 FPGA在硬件设计中的应用

由于FPGA器件具有工作速度快、集成度高和现场可编程的优点，在本设计中，FC模块、COR模块、BIS模块、SYTD模块和PRG模块等均由XILINX公司的FPGA芯片设计实现。

2.3 软件系统的设计

在软件设计中，既综合了系统的功能、怀能要求及硬件电路，又考虑了软件的易维护性，采用模块化结构。整个软件设计由主程序模块（MAIN）、公用程序模块（COM）、发送程序模块（TR）、搜索程序模块（SR）和接收程序模块（RC）等组成。下面简要介绍RC模块中有关中断服务程序的设计。
系统接收时，跳频控制器的主要定时控制信号时序示意图如图2所示。

87C51FB单片机的PCA模块设置成三个高速输出方式和一个捕获方式，分别产生HOP信号、W1信号和W2信号及捕获S₄信号。其中，HOP为频率跳变控制信号，其上升沿指示一个跳周期的开始；W1为窗口信号，低电平期阻塞数据进入FC，高电平期接收机接收数据；S₄信号指示同步序列已检出；W₂为窗口信号，仅需要同步数据期间允许S₄信号通过。

HOP、W1和W2信号均以S4信号为基准，在生次收到S4信号时进行调整，接收过程所要完成的主要任务被分别安排在PCA中断服务程序中的S4中断服务子程度、HOP中断服务于程序、W1中断服务子程度和W2中断服务子程度中进行。
PCA中断服务程序流程如图3所示。

3 结束语

本文介绍的跳频控制器已被成功地应用于超短波跳频通信系统中，性能稳定可靠。

上一页  [1] [2]