可编程系统芯片的设计构架

文章摘要：PSoC的内核采用哈佛（Harvard）架构，在24MHz 的频率下具有高达4MIPS 的操作性能，并可以满足苛刻的USB 睡眠功耗规范要求。该器件具有一个具有全面可编程性的内部CPU 时钟，甚至在正常操作期间也可对其加以改变。它有2-32K的FLASHC程序存储空间，128-2K的RAM，这意味着PSoC 能够实现一个全混合信号设计，而无需任何的外部元件。PSoC 的CPU 内核允许对所有由用户模块配置组成的特殊功能寄存器进行存取操作。在这种场合，该内核还支持一种名为“动态重构”的概念。这一非常强大的能力使得PSoC 能够在硬件的控制之下对其所有的用户模块进行全面重构，并由此获得一个全新的“

可编程系统芯片的设计构架,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com

PSoC的内核采用哈佛（Harvard）架构，在24MHz 的频率下具有高达4MIPS 的操作性能，并可以满足苛刻的USB 睡眠功耗规范要求。该器件具有一个具有全面可编程性的内部CPU 时钟，甚至在正常操作期间也可对其加以改变。它有2-32K的FLASHC程序存储空间，128-2K的RAM，这意味着PSoC 能够实现一个全混合信号设计，而无需任何的外部元件。PSoC 的CPU 内核允许对所有由用户模块配置组成的特殊功能寄存器进行存取操作。在这种场合，该内核还支持一种名为“动态重构”的概念。这一非常强大的能力使得PSoC 能够在硬件的控制之下对其所有的用户模块进行全面重构，并由此获得一个全新的“个性”和功能。该能力使得PSoC的资源得到更充分的利用，120%的资源利用率在PSoC已经成为可能。

PSoC的数字模块

数字阵列由一个或几个数字排组成，而一个数字排包含四个数字模块。这四个数字模块包括两个基本的数字模块（DBB）和两个通信的数字模块（DCB）。每一个数字模块都可以被构造成为一个独立的数字功能块。其中的数字功能包括：定时器、计数器、PWM、伪随机码发生器（PRS）和CRC校验。几个数字模块组合起来可以组成一个位数超过8位的数字功能块。如，三个数字模块可以构造成为一个24位的PWM。通信的数字模块可以构造主或从的SPI和全双工的UART。每一个数字模块的输入和输出都可以通过排输入总线或排输出总线或排广播总线与其他数字模块相连。每一个数字模块的输入和输出也可以经由排的输入和输出总线到全局的输入和输出总线（奇的或偶的）与任一通用的I/O口相连。排输出总线中相邻的两根线可以实施任何一种硬件逻辑运算（可编程逻辑功能）。数字模块的输出也可以作为模拟SC模块的时钟同步信号提供给模拟模块，见图2。

数字模块由数据通道、输入多路器、输出多路器、构造寄存器和相应的数据链路所组成，其框图见图3。每一个数字模块都有7个寄存器来控制和决定它的功能和状态。功能寄存器主要用于选择这个模块将要实施的功能；输入寄存器主要用于选择模块所采用的时钟源和数据源。输出寄存器主要用于选择模块的输出通路和输出方式。数据通道包含三个数据寄存器（DR0、DR1、DR2）和一个控制寄存器，作为不同的功能块，这些寄存器的作用也是不一样的。当一个数字模块被作为定时器、计数器和PWM时，DR0、DR1和DR2被分别作为周期寄存器，向下计数器和比较寄存器；而一个数字模块被作为PRS和CRC时，DR0、DR1和DR2被分别作为多项式寄存器，移位寄存器和种子寄存器；当一个数字模块被作为SPI和UART时，DR0、DR1和DR2被分别作为输入缓冲器，移位寄存器周和输出缓冲器。另外每一个数字模块都有一个中断屏蔽位来确定这个模块是允许还是禁止中断。每一个数字模块都有一个对应的中断向量和相应的中断服务程序。

由于数字模块的可构造性和可组合性，PSoC的数字模块还可以实现其他的数字功能，如数字缓冲器、数字反向器、红外接受器和红外发射器等等。

PSoC的模拟模块

PSoC的模拟阵列被设计成按列来排列。不同型号的PSoC，它的列数目是不一样的。一般它的数目是1、2或4列。每一列有3个模拟模块。每一列的第一个模块被称为连续时间的模拟模块（ACT），而第二和第三个模块被称为开关电容模拟模块（ASC）。每一列都有一个输入时钟多路选择器，可以选择的时钟信号可以是系统的时钟，也可以是来自数字模块的时钟信号，它主要用于开关电容模拟模块，它的频率大小可以大致确定输入到开关电容模拟模块的模拟信号的频宽。每一列也都有一个模拟总线和一个比较总线，模拟总线可以将模拟模块输出的模拟信号路由到这一列其他模拟模块，也可以经缓冲器输出到I/O口。比较总线可以连接到作为比较功能的模拟模块的输出，比较总线经模拟LUT（带缓冲的逻辑运算器）可以被路由到任一个数字模块，LUT上信号的跳变也可以产生中断，触发中断服务程序。通过模拟LUT，相邻两列比较总线也可以实施任何一种硬件逻辑运算（可编程逻辑功能）。

连续时间的模拟模块以一个轨之轨、低漂移、低噪声的运算放大器为核心，见图4，在其外围集成了多个由寄存器控制的多路选择器和电阻网络。通过多路选择器可以选择运放某一个输入端的基准电压，和另一个输入端的模拟信号路由，结合多路选择器和电阻网络可以选择运放的放大倍数或比较器的阀值电压。这一个模拟模块最基本的功能是用作可编程放大器或可编程模拟比较器，也可用作过零检测或下一级模拟输入的预处理。与其他模拟模块组合可以实施更为复杂的模拟功能，如仪表放大器，信号的调制和解调等等。这个模块还包含一个低功耗的模拟比较器，它和运放有相同的输入和输出，它用于在SLEEP方式时，虽然运放已经停止工作，外部事件仍然可以通过这个比较器来产生中断唤醒PSoC。

上一页  [1] [2] [3]  下一页