基于SOC的FPSLIC硬件实现分组加密算法

文章摘要：4. 设置和运行AVR-FPGA接口设计。 5. 运行布局前的联合仿真Pre-layout Converification（这一步是可选择的）。 6. 运行Figaro-IDS进行FPGA的布局布线。 7. 运行布局后的联合仿真Pos-layout Converification（这一步是可选择的）。 8. 器件编程数据下载与实验验证。 我们以DES数据加密为例，(新建的工程名为lab1.apj,AVR仿真程序文件为desjiami.asm，FPGA的硬件仿真程序为Count.vhdl)。如下给出其中两个关键步骤： 2.2 编译AVR的仿真程序软件 Re

基于SOC的FPSLIC硬件实现分组加密算法,标签：单片机开发,单片机原理,单片机教程,http://www.88dzw.com
4.    设置和运行AVR-FPGA接口设计。
5.    运行布局前的联合仿真Pre-layout Converification（这一步是可选择的）。
6.    运行Figaro-IDS进行FPGA的布局布线。
7.    运行布局后的联合仿真Pos-layout Converification（这一步是可选择的）。
8.    器件编程数据下载与实验验证。 

   我们以DES数据加密为例，(新建的工程名为lab1.apj,AVR仿真程序文件为desjiami.asm，FPGA的硬件仿真程序为Count.vhdl)。如下给出其中两个关键步骤：
2.2 编译AVR的仿真程序软件
 
Reset:          (初始化部分)
sbi   UCSR11,TXEN0           　；设置UART0的收
sbi   UCSR11,RXEN0          　 ；设置UART0的发
ldi   rTemp, 0x19            　　 ；配置传输波特速率 - 9600 bps @ 4 MHz
out  UBRR0, rTemp           　　；初始化 UART0 速率
RX:            (接收部分)
sbis UCSR10, RXC0            　 ；是否接受完毕？
rjmp RX                       　　；如果没有结束则继续等待接受
in  r23,UDR0                  　　；将串口的数据读到寄存器中
st  z+, r23                  　　　；将数据存放到SRAM中
cpi zl, $08                         ；DES要加密的数据是64比特，即8个字节
brne RX                           ；不够一个分组则继续接收
……
rcall DESjiami 　　　　　　　　　　；调用DES加密的AVR仿真程序
…….
ld r23,z+　　　　　　　　　　　　　；利用z指针取出加密后的数据
out UDR0,r23　　　　　　　　　　 ；将加密后的一个字节数据发送到端口
TX:             (发送部分)
sbis UCSR10, TXC0　　　　　　　 ；一个字节的数据是否发送完毕
rjmp TX　　　　　　　　　　　　　；如果数据没有传输完毕继续
ld r23,z+                       　 ；利用z指针取出加密后的数据
out UDR0,r23                     ；将加密后的一个字节数据发送到端口
TX1:
sbis UCSR10,UDRE0        ；UART0数据寄存器件是否为空,即发送器是否接收新的数据

上一页  [1] [2] [3]  下一页