基于RISC结构的多功能嵌入式处理器结构设计应用

文章摘要：基于RISC规则的装载/存贮操作只定义了寄存器类型的操作数，并且几乎所有的指令在单周期内完成。这得益于使用了一种只有两级深度的管道机制，它使得一条跳转指令执行后可以进行快速的重装载动作，跳转目标地址在指令缓存内的延时跳转不用一个等待周期即可执行。若使用更深度的管道会减慢程序执行，因为它需要等待数据再装载。不断扩展的RISC指令集由于最初RISC结构具有定长、单周期指令等的特征，这就使得其指令集不可能包含乘除等复杂运算，所以乘除运算只好通过软件或片内/外的其它硬件逻辑来实现。为解决这类问题，实现诸如数字信号处理函数等运算，标准的硬件方法是集成RISC CPU和DSP 内核在单芯片内。然而，这样的

基于RISC结构的多功能嵌入式处理器结构设计应用,标签：arm嵌入式系统,arm系统,http://www.88dzw.com

　　基于RISC规则的装载/存贮操作只定义了寄存器类型的操作数，并且几乎所有的指令在单周期内完成。这得益于使用了一种只有两级深度的管道机制，它使得一条跳转指令执行后可以进行快速的重装载动作，跳转目标地址在指令缓存内的延时跳转不用一个等待周期即可执行。若使用更深度的管道会减慢程序执行，因为它需要等待数据再装载。

　　不断扩展的RISC指令集

　　由于最初RISC结构具有定长、单周期指令等的特征，这就使得其指令集不可能包含乘除等复杂运算，所以乘除运算只好通过软件或片内/外的其它硬件逻辑来实现。为解决这类问题，实现诸如数字信号处理函数等运算，标准的硬件方法是集成RISC CPU和DSP 内核在单芯片内。然而，这样的双核结构实现起来具有一定的复杂性，对两个处理器之间的同步要求非常高，出现了内部总线量成倍增加、要求有双口RAM问题，还可能出现字长和队列紊乱等问题。

　　一个可解决问题的办法是在RISC核指令集中增加一些复杂函数指令，这就解决了上述的大部分问题，但其最大的缺点在于函数的复杂性导致要多个时钟才能执行这样的一条指令。更糟糕的是，当作为一些更复杂函数的一部分时，这些专门函数指令经常要在一个紧凑的循环中被重复执行。由于大量的多周期指令在后台运行，使得实时应用的中断延时成为另一个值得关注的问题。

　　为彻底解决这些问题，最好能够设计出这样一种体系结构：只含有一套指令集，但可以通过位于单核内的一个独立执行单元来进行复杂指令的扩展。与双核结构不同的是，RISC和独立的指令单元组成单核的指令译码、指令缓存、装载/存储单元、内部总线、CPU寄存器和存储器接口等，所有这些主要的内核资源在单内核指令流执行时均是共用的。

　　该特点又使CPU重新具备了较高的硅单元面积效率和简单的软件开发模型的优点。但是与一个简单的RISC处理器设计要直接去处理一些复杂指令不同的是，这种结构可以通过单核内的独立执行单元来执行那些专门的复杂指令，这些复杂指令与RISC指令是并行执行的，这样就避免了指令/数据流程迟延和中断延时(二者总是在一起出现)问题。

　　实现实例

　　Hyperstone的E1-32结构在一个单核内结合了一个32位的RISC CPU和一个简单的DSP执行单元，它们通过一个单一指令流程来运行程序，该结构可以支持各种DSP算法需求的数据结构，如16/32位整数、16位复数等。RISC指令同时扩充了13条额外指令，用以进行DSP处理和其它特殊计算，如单指令乘法、乘法累加(包括复数运算)、加减(包括定点舍入运算)等。

　　DSP运算是通过单核内的独立DSP单元来完成， 同时DSP单元和RISC ALU单元的处理过程完全并行，当在DSP和ALU处理的时间内有数据装载/存储操作时，DSP、ALU和装载/存储三个动作也是并行的。ALU和DSP两个执行单元是通过96个32位共享寄存器实现无缝连接，如图1所示。DSP单元是以一个16×16位乘法器和一个64位的加法器为基础组成，这样就可以在一个周期内(管道形式)实现16位乘法累加指令，也可以实现数据滤波器算法中需要的32位和64位加法操作，如图2所示。

　　对复杂函数和数据类型的优化

　　由于使用管道处理方式，E1-32的绝大多数指令都可以在一个周期内完成。指令从专一的指令缓存内取出，在一个周期内完成译码，几乎所有的RISC指令都可以在第二个周期内完成。标准RISC指令和DSP指令并行执行，RISC单元和DSP单元都可以在一个周期内完成从它们自己的寄存器内取操作数和指令的计算等操作，同时在一个周期内返回结果到相应的目的寄存器。这样，管道运行的深度只有两个阶段，使得跳转指令执行后管道能得到快速填充，同更深度管道相比大大节省了时间。

上一页  [1] [2] [3] [4]  下一页